最新ls電子時(shí)鐘設(shè)計(jì)-免費(fèi)閱讀
【正文】 光學(xué)理論知識是遠(yuǎn)遠(yuǎn)不夠的。剛拿到設(shè)計(jì)題目時(shí)，我還是比較迷茫的，感覺無從下手。為了使清零和進(jìn)位同步進(jìn)行，我把清零的輸出端引出一根線，加上非門引入下一級計(jì)數(shù)器的輸入端（因?yàn)镃LK輸入端是高電平有效，而預(yù)置、清零是低電平有效）。當(dāng)且僅當(dāng)秒的個(gè)位計(jì)數(shù)到10的瞬間，即輸出為1010時(shí)，向本位發(fā)送一個(gè)清零信號，并同時(shí)向十位發(fā)送一個(gè)進(jìn)位脈沖。當(dāng)ENP、ENT 均為高電平時(shí)，在CLOCK上升沿作用下QA－QD 同時(shí)變化，從而消除了異步計(jì)數(shù)器中出現(xiàn)的計(jì)數(shù)尖峰。 考慮到74LS161的工作電壓，仿真電路選用5V的電壓源VCC。 按照整體思路，設(shè)計(jì)方案如下： 使用同步加法計(jì)數(shù)器74LS161構(gòu)成60進(jìn)制加法計(jì)數(shù)器作為第一級（秒）計(jì)數(shù)器。每計(jì)60分分位將會(huì)向小時(shí)位進(jìn)一并且本位清零。第2章 設(shè)計(jì)方案整體思路： 本題目的要求是做一個(gè)能顯示時(shí)、分、秒的計(jì)數(shù)器，那么這個(gè)電路就用該包含3部分:第一部分提供周期的脈沖信號；第二部分是以第一部分為輸入源的組合計(jì)數(shù)器；第三部分是顯示部分，把第二部分計(jì)數(shù)的結(jié)果按照一定的方式顯示。 摘 要此次電子時(shí)鐘的設(shè)計(jì)，是以同步加法計(jì)數(shù)器74LS161為基礎(chǔ)的時(shí)序邏輯電路設(shè)計(jì)，其有較強(qiáng)的實(shí)際應(yīng)用性。 信號源要求是有周期的脈沖輸入才能夠進(jìn)行計(jì)數(shù)，應(yīng)選擇方波輸入的脈沖信號。 一天有24小時(shí)（這里設(shè)計(jì)的是24小時(shí)制計(jì)數(shù)器），故秒位應(yīng)該用24進(jìn)制的計(jì)數(shù)器。在秒的個(gè)位計(jì)數(shù)到10的瞬間，向本位發(fā)送一個(gè)清零信號，并同時(shí)向十位發(fā)送一個(gè)進(jìn)位脈沖。 進(jìn)過計(jì)算，60Hz的方波可以滿足每秒一個(gè)脈沖輸入的要求。在CLOCK出現(xiàn)前，即使ENP、ENT、CLEAR 發(fā)生變化，電路的功能也不受影響。改進(jìn)方案：由于74LS161直接清零方式為異步清零，這種清零方式會(huì)導(dǎo)致清零的不可靠。按照這種方法，可以實(shí)現(xiàn)多重清零方式，從而可以實(shí)現(xiàn)24進(jìn)制用10進(jìn)制顯示的計(jì)數(shù)方式，并且清零和進(jìn)位的可靠性與同步性得到了極大
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1