【正文】 本設(shè)計(jì)利用硬件描述語言和 FPGA 芯片相結(jié)合進(jìn)行數(shù)字鐘的研究，從中可以看到 EDA 技術(shù)的發(fā)展在一定程度上實(shí)現(xiàn)了硬件設(shè)計(jì)軟件化?？偟膩碚f，通過這次的設(shè)計(jì)更進(jìn)一步地增強(qiáng)了動手能力，對數(shù)字鐘的工作原理也有了更加透徹的理解。圖 整點(diǎn)報時模塊波形仿真。end if。039。２９idata[7..0] odata[6..0]convinst18圖 譯碼顯示強(qiáng)制轉(zhuǎn)換模塊組件 整點(diǎn)報時模塊該模塊能夠完成整點(diǎn)時的報時功能。 when 1001=led=10010000。 when 0001=led=11111001。模塊組件如 所示。039。039。 thencount:=CONV_INTEGER（iset_addr ）。iset : IN STD_LOGIC。addr_1s=CONV_STD_LOGIC_VECTOR（count,4）。end if。 thenif count=3 thenos=39。END hl。２４該模塊框圖如圖 所示。039。039。圖 分低位邏輯框圖核心程序如下：２３ENTITY ml ISPORT（clk_1s : IN STD_LOGIC。039。圖 秒模塊邏輯框圖核心程序如下：ENTITY second ISPORT（clk_1s : IN STD_LOGIC。end if。k1:process（inkey,flag）beginif rising_edge（inkey） thenif flag=39。對于分的高位，僅將程序中的 count=9 改成 count=5 即可；對于小時的高位，僅將程序中的 count=9 改成 count=2 即可。BEGIN１９oaddr=count。 a b圖 按鍵控制模塊圖 中 a 圖是控制分的高位，低位以及小時的高位的模塊，b 圖是控制小時的低位的模塊。模塊的實(shí)現(xiàn)方法是先判斷是否有按鍵按下，如有按鍵按下則延時一段時間，待抖動過去之后再讀行線狀態(tài)，如果仍有低電平行線，則確定有按鍵按下，然后產(chǎn)生一個有按鍵按下的信號。石英晶體的選頻特性非常好，只有某一頻率點(diǎn)的信號可以通過它，其它頻率段的信號均會被它所衰減，而且，振蕩信號的頻率與振蕩電路中的R、C組件的數(shù)值無關(guān)。 數(shù)字鐘硬件電路設(shè)計(jì)本系統(tǒng)擬采用 Altera 公司 Cyclone 系列的 EP1C3T144 芯片。 數(shù)字鐘的工作原理振蕩器產(chǎn)生穩(wěn)定的高頻脈沖信號，作為數(shù)字鐘的時間基準(zhǔn)，然后經(jīng)過分頻器輸出標(biāo)準(zhǔn)秒脈沖。在這一過程中，將設(shè)計(jì)項(xiàng)目適配到 FPGA 目標(biāo)器中，同時產(chǎn)生多種用途的輸出文件。15.（可選）使用 Chip Editor、Resource Property Editor 和 Change Manager進(jìn)行工程更改管理。 Fitter 對設(shè)計(jì)執(zhí)行布局布線。可以使用 Block Editor（原理圖編輯器）建立流程圖或原理圖。圖形或H D L 編輯A n a l y s i s amp。同樣，QuartusII 具備仿真功能，同時也９支持第三方的仿真工具。在圖形的方式下定義好各個工作狀態(tài)，然后在各個狀態(tài)上輸入轉(zhuǎn)換條件以及相應(yīng)的輸入輸出，最后生成HDL語言描述，送去綜合軟件綜合到可編程邏輯器件的內(nèi)部。編程語言主要有VHDL和Verilog 兩種硬件描述語言；編程工具主要是兩大廠家Altera和Xilinx的集成綜合EDA軟件QuartusII以及第三方工具。一般的設(shè)計(jì)，也可略去這一步驟。此外，還可以采用圖形輸入方式，這種輸入方式具有直觀、容易理解的優(yōu)點(diǎn)?？删幊袒ミB資源IR可以將FPGA內(nèi)部的CLB和CLB 之間、CLB 和IOB 之間連接起來，構(gòu)成各種具有復(fù)雜功能的系統(tǒng)。它主要由輸入觸發(fā)器、輸入緩沖器和輸出觸發(fā)/鎖存器、輸出緩沖器組成。這 3個函數(shù)發(fā)生器結(jié)合５起來，可實(shí)現(xiàn)多達(dá)9變量的邏輯函數(shù)?？删幊踢壿嬆KCLB是實(shí)現(xiàn)邏輯功能的基本單元，它們通常規(guī)則的排列成一個陣列，散布于整個芯片；可編程輸入/輸出模塊（IOB）主要完成芯片上的邏輯與外部封裝腳的接口，它通常排列在芯片的四周；可編程互連資源包括各種長度的連接線段和一些可編程連接開關(guān)，它們將各個CLB 之間或CLB 、IOB 之間以及IOB之間連接起來，構(gòu)成特定功能的電路。CPLD/PGFA幾乎能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡單的74電路。可以毫不夸張的說，電子技術(shù)的應(yīng)用無處不在，電子技術(shù)正在不斷地改變著我們的生活，改變著我們的世界。美國 ALTERA 公司的可編程邏輯器件采用全新的結(jié)構(gòu)和先進(jìn)的技術(shù)，加上Quartus 開發(fā)環(huán)境，使得其更具有高性能，開發(fā)周期短等特點(diǎn)，十分方便進(jìn)行電子產(chǎn)品的開發(fā)和設(shè)計(jì)。根據(jù)鍵盤結(jié)構(gòu)的不同，采用不同的編碼方法，但無論有無編碼以及采用什么樣的編碼，最后都要轉(zhuǎn)換成為相應(yīng)的鍵值，以實(shí)現(xiàn)按鍵功能程序的轉(zhuǎn)移。０目 錄第一章 緒論 ..............................................................1 選題背景 ............................................................2 課題相關(guān)技術(shù)的發(fā)展 ..............................................2 課題研究的必要性 ................................................2 課題研究的內(nèi)容 ......................................................3第二章 FPGA 簡介 ..........................................................4 FPGA 概述 ...........................................................4 FPGA 基本結(jié)構(gòu) .......................................................4 FPGA 系統(tǒng)設(shè)計(jì)流程 ...................................................6 FPGA 開發(fā)編程原理 ...................................................8 QUARTUSII 設(shè)計(jì)平臺 ...................................................8 軟件開發(fā)環(huán)境及基本流程 ..........................................8 具體設(shè)計(jì)流程 ...................................................10第三章 數(shù)字鐘總體設(shè)計(jì)方案 ...............................................13 數(shù)字鐘的構(gòu)成 .......................................................13 數(shù)字鐘的工作原理 ...................................................13 數(shù)字鐘硬件電路設(shè)計(jì) .................................................13第四章 單元電路設(shè)計(jì) .....................................................16 分頻模塊電路設(shè)計(jì) ...................................................16 校時控制模塊電路設(shè)計(jì) ...............................................17 按鍵消抖 .......................................................17 按鍵控制模塊 ...................................................18 計(jì)數(shù)模塊 ...........................................................21 譯碼顯示模塊 .......................................................27 譯碼顯示強(qiáng)制轉(zhuǎn)換模塊 ...............................................29 整點(diǎn)報時模塊 .......................................................29結(jié)果與展望 ...............................................................31結(jié)果 ...................................................................31展望 ..