最新ls電子時(shí)鐘設(shè)計(jì)-預(yù)覽頁
【正文】 進(jìn)制數(shù)字顯示的計(jì)數(shù)器。 摘 要此次電子時(shí)鐘的設(shè)計(jì)，是以同步加法計(jì)數(shù)器74LS161為基礎(chǔ)的時(shí)序邏輯電路設(shè)計(jì)，其有較強(qiáng)的實(shí)際應(yīng)用性。關(guān)鍵詞：數(shù)字時(shí)鐘；計(jì)數(shù)器；級聯(lián)；74LS161。第2章 設(shè)計(jì)方案整體思路： 本題目的要求是做一個(gè)能顯示時(shí)、分、秒的計(jì)數(shù)器，那么這個(gè)電路就用該包含3部分:第一部分提供周期的脈沖信號；第二部分是以第一部分為輸入源的組合計(jì)數(shù)器；第三部分是顯示部分，把第二部分計(jì)數(shù)的結(jié)果按照一定的方式顯示。記秒位要顯示2位數(shù)，并且沒有集成的60進(jìn)制計(jì)數(shù)器，所以級聯(lián)的計(jì)數(shù)器應(yīng)該可以實(shí)現(xiàn)兩位輸出。每計(jì)60分分位將會(huì)向小時(shí)位進(jìn)一并且本位清零。 小時(shí)、分鐘、秒這3位每位都需要輸出兩位數(shù)，故總共會(huì)有6位數(shù)輸出。 按照整體思路，設(shè)計(jì)方案如下： 使用同步加法計(jì)數(shù)器74LS161構(gòu)成60進(jìn)制加法計(jì)數(shù)器作為第一級（秒）計(jì)數(shù)器。 按照同樣的方法，可以構(gòu)成分位的計(jì)數(shù)器。 考慮到74LS161的工作電壓，仿真電路選用5V的電壓源VCC。當(dāng)清除端CLEAR為低電平時(shí)，不管時(shí)鐘端CLOCK 狀態(tài)如何，即可完成清除功能。當(dāng)ENP、ENT 均為高電平時(shí)，在CLOCK上升沿作用下QA－QD 同時(shí)變化，從而消除了異步計(jì)數(shù)器中出現(xiàn)的計(jì)數(shù)尖峰。74LS161在不外加門電路的情況下，可級聯(lián)成N 位同步計(jì)數(shù)器。當(dāng)且僅當(dāng)秒的個(gè)位計(jì)數(shù)到10的瞬間，即輸出為1010時(shí)，向本位發(fā)送一個(gè)清零信號，并同時(shí)向十位發(fā)送一個(gè)進(jìn)位脈沖。74LS161的預(yù)置是同步的，所以我利用預(yù)置端的ABCD四個(gè)端口來實(shí)現(xiàn)清零。為了使清零和進(jìn)位同步進(jìn)行，我把清零的輸出端引出一根線，加上非門引入下一級計(jì)數(shù)器的輸入端（因?yàn)镃LK輸入端是高電平有效，而預(yù)置、清零是低電平有效）。使QA－QD分別連接D0D3即可顯示。剛拿到設(shè)計(jì)題目時(shí)，我還是比較迷茫的，感覺無從下手。所以在第二天，我在電腦上只用了一個(gè)小時(shí)就完成并進(jìn)一步改進(jìn)了我的設(shè)計(jì)，并且完成了驗(yàn)證。光學(xué)理論知識是遠(yuǎn)遠(yuǎn)
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1