【正文】 ADC0809 的 工 作 過 程 是 ： 首 先 輸 入 3 位 地 址 ， 并 使 ALE=1， 將 地 址 存 入地 址 鎖 存 器 中 。電流值調(diào)整按鍵分布如圖 3 所示。系統(tǒng)的原理框圖如圖 1 所示。 其 內(nèi) 部 有 一 個 8 通 道 多 路 開 關(guān) ， 它 可 以 根 據(jù) 地址 碼 鎖 存 譯 碼 后 的 信 號 ， 只 選 通 8 個 單 斷 模 擬 輸 入 信 號 中 的 一 個 進(jìn) 行 A/D轉(zhuǎn) 換 。該平臺支持一個工作組環(huán)境下的設(shè)計要求，其中包括支持基于 Inter 的協(xié)作設(shè)計。Quartus II 支持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。(5) VHDL 語言程序易于共享和復(fù)用。VHDL 語言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL 語言具有強(qiáng)大的語言結(jié)構(gòu), 只需采用簡單明確的 VHDL 語言程序就可以描述十分復(fù)雜的硬件電路。1987 年底，VHDL 被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。加電時，F(xiàn)PGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后，F(xiàn)PGA 進(jìn)入工作狀態(tài)。（6）內(nèi)嵌專用硬核。（3）嵌入式塊 RAM。1985 年 Xilinx公司首先推出了現(xiàn)場可編程門陣列 FPGA，這是一種新型的高密度 PLD，采用CMOSSRAM 工藝制作，其結(jié)構(gòu)和陣列型 PLD 不同，內(nèi)部由許多獨(dú)立的可編程模塊組成，邏輯模塊之間可以靈活地相互連接，具有密度高、編程速度快，設(shè)計靈活和可再配置設(shè)計能力等許多優(yōu)點(diǎn)。圖 DDS 各部分輸出波形江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 3 頁 共 36 頁 FPGA 簡介數(shù)字集成電路從產(chǎn)生到現(xiàn)在，經(jīng)過了早期的電子管、晶體管、小中規(guī)模集成電路，到大規(guī)模、超大規(guī)模集成電路（VLSIC）以及許多既有特定功能的專用集成電路的發(fā)展過程。在系統(tǒng)時鐘脈沖的作用下，相位累加器不停的累加，即不停的查表。DDS 電路一般由參考時鐘、相位累加器、波形存通濾波器（LPF）組成。工作要求： 對基本要求能完成方案比較、設(shè)計與論證、理論分析與計算、電路圖及有關(guān)設(shè)計文件。Tektronix 和 Agilent 為代表的國際電子測量儀器公司在這些領(lǐng)域的研究和開發(fā)卓有成效，它們的產(chǎn)品在技術(shù)上相對成熟，大部分市場都被它們所有，但是價格昂貴，一般研究的造價也比較高，在各國市場上的價格都很高昂。信號源可以根據(jù)用戶對其波形的命令來產(chǎn)生信號。 背景與意義在電子技術(shù)領(lǐng)域里，經(jīng)常會用到波形、頻率、幅度都可調(diào)的電信號，而用來產(chǎn)生這種電信號的電子儀器就是信號發(fā)生器。 QuartusⅡIIIAbstractDigital signal transmitter as a test facility is an important part of information processing system. In the production of a wide range of application of life. This content is designed by Altera, based on FPGA design of digital signal generator, FPGA has a high density, low power consumption, small size, high reliability, cannot have too much to consider wher designing specific hardware connection。 江西師范大學(xué)科學(xué)技術(shù)學(xué)院 JIANGXI NORMAL UNIVERSITY SCIENCE AND TECHNOLOGY COLLEGE本科生畢業(yè)設(shè)計（論文）中文題目：基于 FPGA 多功能波形發(fā)生器的設(shè)計 Design Of FPGAbased Digital Signal GeneratorI聲 明本人鄭重聲明：所呈交的學(xué)位論文，是本人在指導(dǎo)教師指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果。 the design of the application of VHDL hardware description language to describe, so that the digital signal generator can produce sine, square, triangle, sawtooth waveforms of three independent,and is able to produce four waveforms by the frequency and amplitude adjustment. AD and low pass filter realize the change between digital electricity and simulative electricity.Key words： Digital Waveform Generator。信號發(fā)生器是種常用的信號源，常常運(yùn)用在科學(xué)研究和生產(chǎn)實(shí)踐及教學(xué)試驗(yàn)領(lǐng)域。信號源給被測電路提供所需的已知信號，然后對其它儀表進(jìn)行測量的參數(shù)。我國研制任意波形發(fā)生器于上世紀(jì) 90 年代開始，近年來我國有部分廠家的進(jìn)步較大，一直都在學(xué)習(xí)和借鑒它們的研究產(chǎn)品并改進(jìn)也取得了可喜的成果。對基本要求能完成硬件電路設(shè)計、制作與調(diào)試。其結(jié)構(gòu)如圖 所示。波形存儲器的輸出數(shù)據(jù)送到 D/A 轉(zhuǎn)換器，D/A 轉(zhuǎn)換器將數(shù)字量形式的波形幅度值轉(zhuǎn)換成一定頻率的模擬信號，從而將波形重新合成出來。但是，隨著為電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。FPGA 一般由 6 部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。目前大多數(shù) FPGA 都有內(nèi)嵌的塊 RAM。與“底層嵌入單元”有區(qū)別，這里指的硬核主要是那些通用性相對較弱的芯片，不是所有 FPGA 芯片都包含硬核。掉電后，F(xiàn)PGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA 能夠反復(fù)使用。VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。同時, 它還具有多層次的電路設(shè)計描述功能。VHDL 語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會給硬件描述帶來較大的自由度。VHDL 語言采用基于庫 ( library) 的設(shè)計方法。對第三方 EDA 工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方 EDA 工具。Quartus 平臺與 Cadence、Exemplar Logic、 Mentor Graphics、Synopsys 和Synplicity 等 EDA 供應(yīng)商的開發(fā)工具相兼容。 由于本設(shè)計只有輸出電流的采集，8 路輸入通道，完全能夠滿足本系統(tǒng)的設(shè)計要求。 鍵盤電路 顯示電路 AT89S51 單片機(jī)系統(tǒng) D/A 轉(zhuǎn) 換 A/D轉(zhuǎn) 換V/A 轉(zhuǎn)換及功率放大 負(fù) 載采 樣 電 路圖 13 設(shè)計原理分析 單片機(jī)最小系統(tǒng)單片機(jī)最小系統(tǒng)的設(shè)計包括時鐘電路、復(fù)位電路的設(shè)計。 D/A 轉(zhuǎn)換電路D/A 轉(zhuǎn)換采用典型的轉(zhuǎn)換芯片 DAC0832。 此 地 址 經(jīng) 譯 碼 選 通 8 路 模 擬 輸 入 之 一 到 比 較 器 。TIP42C（10A）是大功率 PNP 三極管，主要功能是實(shí)現(xiàn)功率放大。電路原理圖如圖 5 所示。這樣 CPU 在大部分時間是用來檢測負(fù)載電路中的電流，與設(shè)定值進(jìn)行比較，已達(dá)到減小紋波電流的目的。系統(tǒng)輸出實(shí)際測試結(jié)果表明，本系統(tǒng)輸出電流穩(wěn)定，不隨負(fù)載和環(huán)境溫度變化，并具有很高的精度，輸出電流誤江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 14 頁 共 36頁差范圍177。本次設(shè)計制作，為我們提供了鍛煉自己能力的機(jī)會，也使我深切認(rèn)識到自身知識能力尚存在許多不足，更讓我們體會到了電子技術(shù)與設(shè)計的趣味，以及其強(qiáng)大深遠(yuǎn)的實(shí)用性。初始化 中斷顯示刷新中斷返回A/D 轉(zhuǎn)換是否按鍵？D/A 輸出開始負(fù)載YESNO7 結(jié)束語 這次畢業(yè)設(shè)計過程中綜合了所學(xué)的數(shù)字電路，模擬電路，單片機(jī)，C 語言對單片機(jī)編程，對大學(xué)所學(xué)的知識起了一個很好的鞏固作用，同時也應(yīng)用到了Protell 99 軟件畫圖和 ISIS Profressional 軟件仿真，仿真的結(jié)果還比較的準(zhǔn)確，但是實(shí)物卻沒有完全實(shí)現(xiàn)功能。由于 R9 是 2 歐姆，所以可以測量 0～2022mA 的電流范圍。單純依靠 D/A（05V）無法滿足要求。 下 降 沿 啟 動 A／ D 轉(zhuǎn) 換 ， 之 后 EOC 輸 出 信 號變 低 ， 指 示 轉(zhuǎn) 換 正 在 進(jìn) 行 。并且將 DAC0832 連接成直通式工作方式。s。（5）顯示電路：該系統(tǒng)要實(shí)現(xiàn)輸出電流 0mA～2022mA，為了實(shí)現(xiàn)同時顯示電流的設(shè)定值與檢測值，需要用 8 個數(shù)碼管進(jìn)行顯示。江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 8 頁 共 36 頁分析本題，根據(jù)設(shè)計要求先確定了本系統(tǒng)的整體設(shè)計原理框圖如圖 1： 圖 1 原理框圖2 總體設(shè)計方案 設(shè)計思路 硬件系統(tǒng)設(shè)計（1）數(shù)控核心設(shè)計：該系統(tǒng)采用單片機(jī)為核心，采用目前比較通用的 51 系列單片機(jī)?！?MaxplusII 作為 Altera 的上一代 PLD 設(shè)計軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。這些模塊可以預(yù)先設(shè)計或者使用以前設(shè)計中的存檔模塊, 將這些模塊存放在庫中 , 就可以在以后的設(shè)計中進(jìn)行復(fù)用。VHDL 語言很強(qiáng)的移植能力主要體現(xiàn)在: 對于同一個硬件電路的 VHDL 語言描述 , 它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。VHDL 語言設(shè)計方法靈活多樣 , 既支持自頂向下的設(shè)計方式, 也支持自底向上的設(shè)計方法。VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計，或稱設(shè)計實(shí)體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱可視部分） ，既涉及實(shí)體的內(nèi)部功能和算法完成部分。當(dāng)需要修改 FPGA 功能時，只需換一片 EPROM 即可。 (2)FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。（4）豐富的布線資源。目前大多數(shù) FPGA 的 I/O 單元被設(shè)計為可編程模式，即通過軟件的靈活配置，可適應(yīng)不同的電氣標(biāo)準(zhǔn)與 I/O 物江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 4 頁 共 36 頁理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅(qū)動電流的大小等；（2）基本可編程邏輯單元。CPLD 是復(fù)雜可編程邏輯器件（Complex Programmable Logic Device）的簡稱，F(xiàn)PGA 是現(xiàn)場可編程門陣列（Field Programmable Gate Array）的簡稱。圖 所示為 DDS 各個部分的輸出信號。DDS 系統(tǒng)中的參考