集成電路分析與設(shè)計(jì)課程設(shè)計(jì)(完整版)
【正文】 而P管尺寸不變，即：圖5 內(nèi)部邏輯門(mén)的電路 輸入級(jí)設(shè)計(jì)由于本電路是與TTL兼容，如果按正常內(nèi)部反相器進(jìn)行設(shè)計(jì)，則NP1構(gòu)成的CMOS將有較大直流功耗。：， ， 。以|IOH|≤20μA，VOH，min=（W/L）P，min極限值：用PMOS管的理想電流方程分段表達(dá)式：PMOS低電平導(dǎo)通，Vs=5V Vg=0V Vd= Tox= Vto= Uo= Vgs= 5V Vds= PMOS工作在線性區(qū)Ids= 取相近整數(shù) 又N管和P管的充放電時(shí)間tr和tf表達(dá)式分別為： 以tr=tf為條件計(jì)算（W/L）P，min極限值。一．目的與任務(wù) 4二．設(shè)計(jì)題目及要求 4 4 要求的電路性能指標(biāo) 4 設(shè)計(jì)內(nèi)容 4三、74HC139芯片介紹 4四、電路設(shè)計(jì) 6 工藝與設(shè)計(jì)規(guī)則和模型的選取 6 輸出級(jí)電路設(shè)計(jì) 7 輸出級(jí) N管（W/L）N的計(jì)算 7 P管（W/L）P的計(jì)算 8 內(nèi)部基本反相器中的各MOS尺寸的計(jì)算 9 12 輸入級(jí)設(shè)計(jì) 12 緩沖級(jí)的設(shè)計(jì) 13 13 14 輸入保護(hù)電路設(shè)計(jì) 15 各級(jí)N管和P管的尺寸匯總 16五、功耗與延遲估算 17 模型簡(jiǎn)化 17 功耗估算 18 延遲估算 19六、電路模擬 20 21 瞬態(tài)分析 21 功耗分析 22七、版圖設(shè)計(jì) 22 各模塊版圖設(shè)計(jì) 22 22 輸入緩沖級(jí)版圖 23 三輸入與非門(mén)版圖 23 輸出級(jí)版圖 24 24 總版圖 25 電路網(wǎng)表匹配（LVS）檢查 26 30八、心得體會(huì) 32九、參考文獻(xiàn) 32 一．目的與任務(wù) 本課程設(shè)計(jì)是《集成電路分析與設(shè)計(jì)基礎(chǔ)》的實(shí)踐課程，其主要目的是使學(xué)生在熟悉集成電路制造技術(shù)、半導(dǎo)體器件原理和集成電路分析與設(shè)計(jì)基礎(chǔ)上，訓(xùn)練綜合運(yùn)用已掌握的知識(shí)，利用相關(guān)軟件，初步熟悉和掌握集成電路芯片的系統(tǒng)設(shè)計(jì)→電路設(shè)計(jì)及模擬→版圖設(shè)計(jì)→版圖驗(yàn)證等正向設(shè)計(jì)方法二．設(shè)計(jì)題目及要求 含2個(gè)2—4譯碼器的74HC139芯片（根據(jù)要求使用工藝及規(guī)則：MOSISI：mhp_ns8，） 要求的電路性能指標(biāo)（1）可驅(qū)動(dòng)10個(gè)LSTTL電路（相當(dāng)于15PF電容負(fù)載）；（2）輸出高電平時(shí)，；（3）輸出低電平時(shí)，；（4）輸出級(jí)充放電時(shí)間，；（5）工作電源是5V，常溫工作，工作頻率，總功耗。=1即 取整數(shù)值=48比較①和②中（W/L）P，min值，取大值者=48作為輸出級(jí)的（W/L）P值。=總的漏極PN結(jié)電容應(yīng)是N管故采用如圖6所示的電路，通過(guò)正反饋的P2作為上提拉管，使ViH較快上升，減小功耗，加快翻轉(zhuǎn)速度。圖中M1為輸入級(jí)，M2為內(nèi)部門(mén)，M3為緩沖級(jí)驅(qū)動(dòng)門(mén)。輸入保護(hù)電路有單二極管、電阻結(jié)構(gòu)和雙二極管、電阻結(jié)構(gòu)。在74HC139電路從輸入到輸出的所有各支路中，只有Cs端加入了緩沖級(jí)，其級(jí)數(shù)最多，延時(shí)與功耗最大，因此在估算74HC139芯片的延時(shí)、功耗時(shí)，就以Cs支路電路圖(如圖10所示)來(lái)簡(jiǎn)化估算。PT=CL總Vdd2fmax其中：+++ = + + + ==(12)＋(14)+ =++ = = = ===++ )+++=所以=對(duì)于74HC139器件，整個(gè)芯片功耗為2PT =（滿(mǎn)足設(shè)計(jì)要求） 延遲估算算出每一級(jí)等效反相器延遲時(shí)間，總的延遲時(shí)間為各級(jí)（共6級(jí)）延遲時(shí)間的總和。 功耗分析由波形圖可以看出，P(V21)= P(V22)=所以 Ptotal==，且滿(mǎn)足設(shè)計(jì)要求。經(jīng)過(guò)LVS檢驗(yàn)，證明版圖和原理圖完全對(duì)等，版圖設(shè)計(jì)沒(méi)有錯(cuò)誤。往往看起來(lái)畫(huà)出的版圖和原理圖應(yīng)該是完全對(duì)等的，可是在LVS中總是提示not equal，這時(shí)候我就只能耐心的閱讀英文提示，并且從相關(guān)信息中判斷到底是版圖還是原理圖出錯(cuò)（當(dāng)然一般是版圖連接的問(wèn)題），然后仔細(xì)的觀察原理圖和版圖的SPICE文件語(yǔ)句，通過(guò)SPICE語(yǔ)句以及對(duì)版圖，原理圖的細(xì)
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1