【正文】 法，于1977年得到美國(guó)政府的正式許可，是一種用56位密鑰來(lái)加密64位數(shù)據(jù)的方法?；赩erilog HDL的優(yōu)越性，IEEE于1995年制定了Verilog HDL的IEEE標(biāo)準(zhǔn)， 2005年System Verilog IEEE18002005標(biāo)準(zhǔn)的公布，更使得Verilog語(yǔ)言在綜合，仿真驗(yàn)證和模塊的重用等性能方面都有大幅度提高。隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展，EDA技術(shù)先后經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)CAD(Computer AssistDesign)、計(jì)算機(jī)輔助工程設(shè)計(jì)CAE(Computer Assist Engineering Design)及電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA(Electronic System Design Automation)三個(gè)發(fā)展階段?，F(xiàn)在它已成為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言之一。b) 具有豐富的模擬仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬，將設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前。SE版和OEM版在功能和性能方面有較大差別，比如對(duì)于大家都關(guān)心的仿真速度問(wèn)題，以Xilinx公司提供的OEM版本ModelSim XE為例，對(duì)于代碼少于40000行的設(shè)計(jì)，ModelSim SE 比ModelSim XE要快10倍；對(duì)于代碼超過(guò)40000行的設(shè)計(jì)，ModelSim SE要比ModelSim XE快近40倍。這樣，64位密鑰丟棄每個(gè)第8位即得到56位密鑰，如圖32所示。5) 將左明文和右明文重接起來(lái)，對(duì)組成的塊進(jìn)行最終置換（Final Permutation，F(xiàn)P）6) 這個(gè)過(guò)程的結(jié)果得到64位密文。然后對(duì)兩塊進(jìn)行16輪操作。相應(yīng)移動(dòng)后，選擇56位中的48位。這兩位實(shí)際上是重復(fù)4位塊的第1位和第4位。表36 右明文擴(kuò)展置換表32123456789891011121314151617161718192021222324252425262728293031321由表35可知密鑰變換將56位密鑰壓縮成48位，而擴(kuò)展置換將32位右明文擴(kuò)展為48位。表37顯示了P盒。如信用卡持卡人的PIN的加密傳輸、IC卡與POS間的雙向認(rèn)證、金融交易數(shù)據(jù)包的MAC校驗(yàn)等，均用到DES算法。圖41 DES算法框圖經(jīng)過(guò)16次迭代運(yùn)算后，得到L1R16，將此作為輸入，進(jìn)行逆置換，即得到密文輸出。從子密鑰的生成算法描述圖中我們可以看到：初始Key值為64位，但DES算法規(guī)定，其中第1…64位是奇偶校驗(yàn)位，不參與DES運(yùn)算。其中密鑰產(chǎn)生模塊被desround模塊調(diào)用。在16次左移操作中，總共向左移動(dòng)了28bit，這樣就保證了C16=C0，D16=D0，即（C16，D16）的內(nèi)容和（C0，D0）完全相同。non_perm_key=(0)。 non_perm_key_var[27:0]= semi_key。 semi_key= perv_key_var[27:0]。……new_key_var[2]= non_perm_key_var[20]。S代換部件在整個(gè)DES算法中所占比重較大，一共有8個(gè)模塊，是設(shè)計(jì)中需要關(guān)注的部分。本章節(jié)通過(guò)邏輯電路法實(shí)現(xiàn)S代換部件。假設(shè)32bit的輸入為： R=r，r，…，r32bit的輸入被分為8組，每組4bit，再把每組4bit前后各加一個(gè)bit，從而擴(kuò)展為6bit。 R_o=(0)。 expandedR[0]=R_i_var[31]。 Soutput[31:28]=s1_i。ready_o信號(hào)持續(xù)一個(gè)時(shí)鐘周期以后又變?yōu)榈碗娖?，load_i再次上跳為高電平，模塊對(duì)下一個(gè)明文分組進(jìn)行加密。流水線結(jié)構(gòu)設(shè)計(jì)通過(guò)一個(gè)時(shí)鐘周期即可進(jìn)行一個(gè)數(shù)據(jù)塊的加密，通過(guò)占用資源換取速度性能的提高。對(duì)密鑰變換原理進(jìn)行分析可以發(fā)現(xiàn)，每一輪子密鑰的產(chǎn)生只是將初始密鑰經(jīng)過(guò)置換和不同次數(shù)的循環(huán)移位。 總結(jié)本文主要使用Verilog HDL語(yǔ)言編寫DES加密模塊設(shè)計(jì)的實(shí)現(xiàn)，簡(jiǎn)要介紹了Verilog HDL在EDA仿真設(shè)計(jì)中的應(yīng)用，體現(xiàn)了Verilog HDL語(yǔ)言的靈活方便及無(wú)窮“魅力”。致謝大學(xué)生活即將結(jié)束，論文也終于完成，從論文選題到搜集資料，從寫稿到反復(fù)修改，期間經(jīng)歷了喜悅、聒噪、痛苦和彷徨，在寫作論文的過(guò)程中心情是如此復(fù)雜。再次向那些培養(yǎng)、教育過(guò)自己的老師，關(guān)心、幫助過(guò)自己的同學(xué)們表示真誠(chéng)的感謝，無(wú)論身處何地，我都會(huì)想你們！參考文獻(xiàn)[1] 張延偉 楊金巖，Verilog HDL 程序設(shè)計(jì)實(shí)例詳解，人民郵電出版社，2008，258276[2] Tomst Denis ，Simon Johnson，沈曉斌，程序員密碼學(xué)，機(jī)械工業(yè)出版社，2006，1631[3] 毛明 ，大眾密碼學(xué)， 高等教育出版社，2003，513[4] Ranjan Bose ， 吳傳坤 ，信息論編碼與密碼學(xué)，機(jī)械工業(yè)出版社，2005，1835[5] 潘松，黃繼業(yè)，EDA技術(shù)與VHDL，北京：清華大學(xué)出版社，2007，311316[6] 夏宇聞，Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程，北京航空航天大學(xué)出版社，2008，1419 [7] 夏宇聞，復(fù)雜數(shù)字電路與系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)，北京航空航天大學(xué)出版社，2005，2036[8] 趙世強(qiáng)，許杰，王興亮，電子電路EDA技術(shù)，西安電子科技大學(xué)出版社，2002，614[9] 譚會(huì)生，張昌凡，EDA技術(shù)及應(yīng)用，西安電子科技大學(xué)出版社，2001，112[10] 夏路易，電子電路EDA，太原理工大學(xué)出版社，2003，1021[11] 夏宇聞，Verilog教程課件，北京航空航天大學(xué)出版社，2007,116[12] 劉寶琴，數(shù)字電路與系統(tǒng)，北京清華大學(xué)出版社，1993,1223[13] 李國(guó)洪，沈明山，可編程器件EDA技術(shù)與實(shí)踐，北京：機(jī)械工業(yè)出版社，2004，2538[14] Samir HDL A Guide to Design and Synthesis 2th Edition,SunSoft Press A Prentice Hall Title ,2003,718[15] Wade Trappe Lawrence ，Cryptography and coding theory，Bejing: China Machine Press，2005，12037。在此，我要感謝所有曾經(jīng)教導(dǎo)過(guò)我的老師和關(guān)心過(guò)我的同學(xué)，感謝周彥良老師在畢業(yè)設(shè)計(jì)過(guò)程中給我講解設(shè)計(jì)思想，幫我理清思路，使我的畢業(yè)設(shè)計(jì)順利進(jìn)行。隨著硬件描述語(yǔ)言Verilog HDL的普及以及FPGA的廣泛應(yīng)用，它必將在硬件設(shè)計(jì)領(lǐng)域發(fā)揮更重要的作用。采用此方法大大簡(jiǎn)化了程序語(yǔ)言、節(jié)約了硬件的資源開銷。由于16輪運(yùn)算都只占用一輪運(yùn)算所需的硬件資源，使硬件的開銷大大減少。 next_R=(L_i^f)。 iteration=(iteration_i)。 end else begin L_o=(R_i)。而第一組加的一個(gè)bit是擴(kuò)展前的第32bit，第八組后面加上的一個(gè)bit則是擴(kuò)展前第一組的頭一個(gè)bit。S部件代換模塊S1,S8仿真波形分別如圖47和圖48所示。l 如果將輸入位的最左或最右端的位固定，變化中間的4位，每個(gè)可能的4位輸出只能得到一次。new_key_var[0]= non_perm_key_var[24]。 non_perm_key_var[55:28]= semi_key。 prev0= semi_key[27]。 begin semi_key= prev_key_var[55:28]。解密和加密時(shí)所用的外部密鑰K完全相同，只是在解密時(shí)內(nèi)部16步非線性變換所用的內(nèi)部子密鑰應(yīng)按K16，…K2，K1的次序使用。resetdecrypt_iclkload_idata_i[63…0]key_i[63…0]data_o[63…0]ready_o圖43 DES加密模塊頂層的外部接口表47 DES加密模塊部分端口功能說(shuō)明類型端口描述inputload_idata loadinputdecrypt_iencrypt controlinput[63…0]data_idata inputinput[63…0]key_iexternal secret keyoutput[63…0]data_odata outputoutputready_oready output 密鑰產(chǎn)生模塊key_gen設(shè)計(jì)DES算法中16輪非線性變換所用到的16個(gè)內(nèi)部子密鑰，都是DES由內(nèi)部變換子密鑰產(chǎn)生器產(chǎn)生的，DES的外部輸入密鑰K由64bit組成，即K=（K，K，…，K） 64bit的外部密鑰K包含了8個(gè)字節(jié)，每個(gè)字節(jié)有8bit。即經(jīng)過(guò)縮小選擇換位后，Key的位數(shù)由64位變成56位，此56位分為C0、D0兩部分，各28位，然后分別進(jìn)行第1次循環(huán)左