[工程科技]邏輯門電路(完整版)
【正文】 電壓 VDD）時(shí)，有可能使電路進(jìn)入這樣一種狀態(tài)， 即電源至公共端之間有很大的電流流過，輸入端失去控制作用。要求輸出高、低電平滿足 VOH≥， VOL≤。21 )()()( CDABCDABYYY ????? 在使用這種門電路時(shí)必需外接一個(gè)上拉電阻 RP，其值應(yīng)遠(yuǎn)小于 T1或 T2的截止電阻 ROFF，而又遠(yuǎn)大于T1和 T2的導(dǎo)通電阻 RON，以保證輸出的高低電平分別為 VOH=VDD、 VOL=0。 0 0 截止 截止 導(dǎo)通 導(dǎo)通 1 1 1 0 39。簡化畫法中是將漏源間的連線加粗，以表示耗盡型。 當(dāng) VGSVT 時(shí)， MOS管處于導(dǎo)通狀態(tài)，相當(dāng)DS間接通。 截止時(shí)， DS間電阻很大，一般在 106Ω 以上 。 當(dāng) P=VDD， N=0V時(shí)。 漏極開路輸出門的“線與”連接 39。 ( m a x )/)( OLpOLDDL IRVVI ???( m i n )( m a x ) )/()( pLOLOLDDp RIIVVR ????《 例 》 計(jì)算電路中 OD門上拉電阻 RP的取值范圍。 普通的 CMOS門電路絕對(duì)不允許”線與”連接。 ⑶ 噪聲 容限 VNH和 VNL 將兩個(gè)門電路互相連接使用時(shí)，前一個(gè)門的輸出即為下一個(gè)門的輸入，由于 G1輸出高、低電平有一定的允許范圍， G2輸入高、低電平也有一定的允許范圍，他們的差值即為噪聲容限。 T2 T1 由于 CL充放電產(chǎn)生的功耗 PL可由下式計(jì)算： fVCP DDLL 2? f為為輸出電壓變化的頻率 電路在輸出電平轉(zhuǎn)換過程中，必定在一個(gè)短暫的瞬時(shí) T1和 T2同時(shí)導(dǎo)通，產(chǎn)生一個(gè)尖峰電流，于是有一個(gè)瞬變功耗 PT。A 10 181。 ppBEcci RRRvVv ?????11 )( 當(dāng) Vi升高到 ， T1的 bc結(jié)和 T T4的 be結(jié)同時(shí)導(dǎo)通，輸入電壓 Vi也不會(huì)再增高。)( BAY ?? 39。 BiCMOS門電路 BiCMOS反相器電路結(jié)構(gòu) BiCMOS或非門電路結(jié)構(gòu) 第 三 章 結(jié) 束 。 由于 TTL門電路的高電平輸入電流和低電平的輸入電流不等，故 OC門的輸出帶有 TTL門作為負(fù)載時(shí)，其計(jì)算上拉電阻要復(fù)雜一些。 因此，輸入端接高電平和輸入端懸空是等效的。A 發(fā)射結(jié)正偏 放大 i C= ? iB 集電結(jié)反偏 飽和 i C ＜ ? iB 兩個(gè)結(jié)正偏 I CS= ? IBS 臨界 截止 iB ≈ 0, iC ≈ 0 兩個(gè)結(jié)反偏 電流關(guān)系 狀態(tài) 條 件 2. 開關(guān)應(yīng)用舉例 V2 )1( L II ??? Uu V3 )2( H II ?? Uu發(fā)射結(jié)反偏 T 截止 0 0 CB ?? ii V12CCO ?? Vu發(fā)射結(jié)正偏 T 導(dǎo)通 + ? Rc Rb +VCC (12V) + uo ? iB iC T uI 3V 2V 2 k? 100?? k? 放大還是飽和？ bBEIB Ruui ???? ????cC E SCCCSBS RUVIIBSB Ii ? 飽和 T飽和導(dǎo)通條件： cCCBSB RVIi???+ ? Rc Rb +VCC +12V + uo ? iB iC T uI 3V 2V 2 k?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1