【正文】 鍵盤模塊 ........................................................................................................... 6 電路全模塊連接圖 .................................................................................................... 7 3 電路仿真 ................................................................................................................................. 8 仿真原件 Quartus II 的簡介 ........................................................................................... 8 Quartus II 功能 ...................................................................................................... 8 Quartus II 的其他特性 ........................................................................................... 9 Quartus II 的操作頁面 ........................................................................................... 9 電路總體電路圖 ............................................................................................................. 12 仿真波形 ........................................................................................................................ 13 4 設計總結(jié) .............................................................................................................................. 14 參考文獻 .................................................................................................................................. 15 1 1 引言 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在 PAL、GAL、 CPLD 等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。 設計要求： （ 1）根據(jù)任務要求確定電路各功能模塊； （ 2）寫 出設計程序； （ 3）分析時序仿真結(jié)果； （ 4）提交設計總結(jié)。廠商也可能會提供便宜的但是編輯能力差的 FPGA。 2 VHDL 是由 美國國防部 主持研發(fā)的硬件描述語言，成為了第一個成為電氣電子工程師學會標準的硬件描述語言，美國政府相關的項目都是基于 VHDL；而 Verilog 由民間商業(yè)公司的私有產(chǎn)品發(fā)展為 IEEE 標準的，因此在商用領域的市場占有量更大，設計 人員和支持資源比 VHDL 更廣。 計算器是現(xiàn)代生活中長用的生活小工具，利用自己所學的知識設計一個簡易的計算器不僅具有實際價值，而且是對為期一周對 EAD 學習的運用，是對數(shù)字電路知識的運用，真正把 EDA 和數(shù)電用于實戰(zhàn)，可以鞏固對兩門功課的認識。其模塊電路圖如圖 25所示。 7 圖 27掃描鍵盤模塊 電路全模塊連接圖 為了得到整體性的概念，我們截取了電路的全模塊連接圖，它由六個模塊組成：scankeys、 filter、 op op alu、 fsm 模塊，如圖 28所示。目前 Altera 已經(jīng)停止了對 Maxplus II 的更新支持， Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。支持 MAX7000/MAX3000 等乘積項器件 Quartus II 的其他特性 DSP Builder 新的 數(shù)字信號處 理 (DSP)支持 —— 通過系統(tǒng)控制臺，與 MATLAB的 DDR 存儲器 進行通信，并具有新的浮點功能，提高了設計效能，以及 DSP 效率。 圖 31 啟動頁面 11 圖 32 新工程向?qū)? 圖 33建立原理框圖 12 圖 34代碼輸入界面 圖 35仿真界面 電路總體電路圖 1