數字電路第8章存儲器(完整版)
【正文】 持，常用于存放固定的信息。 如，當 A1＝ A0＝ 0時，字線 W2＝ 1， DD1與 W2交叉點上跨接有二極管， D2＝ D1＝ 1， DD0與 W2交叉點上無二極管， D3＝ D0＝ 0，輸出的字單元內容 D3D2D1D0＝ 0110。 JHR ［解］（ 1）四位二進制碼轉換為格雷碼的真值表將四位二進制碼 B3B2B1B0作為 ROM碼制轉換器的四位地址輸入，四位 Gray 碼 G3G2G1G0作為 ROM的字輸出。 JHR 2. EPROM （ 1） EPROM的概念 EPROM即光擦可編程只讀存儲器（ Erasable Read Only Memory ） , EPROM的存儲內容不僅可以根據需要來寫入，而且當需要更新存儲內容時還可以將原存儲內容抹去，再寫入新的內容。因此輸入和輸出間的邏輯關系可直接寫成與 —或表達式，輸入變量是 A、 B、C，直接加在 EPROM地址端，輸出變量 Y Y2由EPROM數據輸出端輸出。 （ 2）從 F F2的邏輯表達式中看出，當 XYZ＝010,100時， F1＝ F2＝ 0 JHR ［例題 3］如圖所示為多輸出函數 F F F F4的ROM點陣圖，寫出 F F F F4對輸入變量 A、B、 C的邏輯表達式。 一般 ROM用最小項來設計譯碼陣列，一般 ROM有 2n根字線，且以最小項順序編排，不可隨意亂編。 JHR JHR （ 2）由狀態(tài)轉換圖畫次態(tài)卡諾圖 JHR JHR JHR 與 陣 列 或 陣 列 JHR 三、 PAL和 GAL的簡單說明 1. PAL可編程序陣列邏輯 ◆ PLA的與門陣列及或門陣列均是可編程的，其靈活性較大，但也帶來編程困難、價格較高的問題。 ［例題］試用 PLA實現一位二進制全加、全減電路。顯然它的功能比 ROM完善，電路也比ROM復雜。 2. 16 1多字一位的 RAM結構框圖◆數據的輸入輸出通道是共用的，讀出時，它是輸出端；寫入時它是輸入端。 （ 1）電路結構 JHR JHR 2）電路原理 ◆ T T2管為多發(fā)射極三極管，它們的基極和集電極的信號電平是作相反變化的，即基極電位高，集電極電位低；基極電位低，集電極電位高。 。 QJHR 本章小結 通過本章的學習要求做到： ，知道存儲器是數字系統中記憶大量令牌的數字部件，了解存儲器的分類情況。 ◆一般 RAM電路還有片選控制端 S， S＝“ 1”時，RAM可在讀 /寫控制輸入 R/W的作用下作讀出或寫入操作； S＝“ 0”時， RAM被禁止讀寫。雙極型RAM工作速度高，但制造工藝復雜，成本高，功耗大，集成度低，主要用于高速場合； MOS型 JHR RAM又分為靜態(tài) MOS和動態(tài) MOS兩種，制造工藝簡單，成本低，功耗小，集成度高，但工作速度比雙極型 RAM低。 JHR 設輸入的一位二進制數 X為被加（減）數，另一位二進制數 Y為加數（減數）， Z為低位向本位的進位（借位）。因此在用 PAL構成實現某個邏輯函數的電路時，每個輸出所表示的與或函數中，與項數不能超過或門陣列所固定的數目，目前在 PAL產品中或門陣列固定數目最大為 8。其字線的內容是根據函數式“可編排”的。 JHR 用 EPROM實現邏輯函數時，一般步驟為如下： （ 1）確定輸入變量數和輸出端個數； （ 2）將函數化為最小項之和的形式； （ 3）確定 EPROM的容量； （ 4）確定各存儲單元的內容； （ 5）畫出相應的點陣圖。 存儲容量為 6 8＋ 2 8＝ 64（個存儲單元） ［例題 2］ EPROM實現的組合邏輯函數如圖所示。即它的存儲元件是一種特殊的 FAMOS管，（浮柵雪崩注入 MOS管）其柵極是浮空的多晶硅。 JHR 三、 PROM和 EPROM PROM為可編程只讀存儲器（ Programmable Read Only Memory ），可由使用者根據編程要求，將應該存儲信息一次寫入 PROM中，寫好后就不可更改。 （ 3） 4 4ROM真值表 JHR 當 A1A0＝ 0時，由于字線 0輸出為“ 1”，或矩陣中 DD D0位線有二極管掛到字線 0（ W0線）上， D2位線無二極管掛到字線 0（ W0線），因此輸出一個 W0字“ 1011”。圖中 n位地址（ A0～ An－ 1）經譯碼器譯出后使 2n字線 （ W0～ ）中的一條有效，從而在存儲矩陣
環(huán)評公示相關推薦
鄂ICP備17016276號-1