freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于cpld的數(shù)字時(shí)鐘設(shè)計(jì)-文庫(kù)吧在線文庫(kù)

  

【正文】 .............................................. 5 二 程序設(shè)計(jì)及模塊說(shuō)明與仿真 ...................................................... 5 二十四進(jìn)制 ......................................................................... 5 六十進(jìn)制 ............................................................................... 7 掃描電路 ............................................................................. 10 整點(diǎn)報(bào)時(shí) ............................................................................. 12 第二章 總體設(shè)計(jì)效果 ........................................................................ 13 一 電路仿真 ................................................................................... 13 ............................................................................................................... 14 二、實(shí)驗(yàn)結(jié)果 ................................................................................. 14 總 結(jié) ..................................................................................................... 15 一 心得體會(huì) ................................................................................... 15 湖北輕工職業(yè)技術(shù)學(xué)院 3 引 言 一 VHDL的 概述 硬件描述語(yǔ)言( hardware description language, HDL)是電子系統(tǒng)硬件行為描述、結(jié)構(gòu)描述、數(shù)據(jù)流描述的語(yǔ)言。這些不同的語(yǔ)言傳播到國(guó)內(nèi),同樣也引起了不同的影響。 HDL 語(yǔ)言的語(yǔ)法語(yǔ)義學(xué)研究與半導(dǎo)體工藝相關(guān)聯(lián)的編譯映射關(guān)系的研究,深亞微米半導(dǎo)體工藝與EDA 設(shè)計(jì)工具的仿真、驗(yàn)證及方法的研究,這需要 半導(dǎo)體專(zhuān)家和操作系統(tǒng)專(zhuān)家共同努力,以便能開(kāi)發(fā)出更加先進(jìn)的 EDA 工具軟件。進(jìn)程結(jié)束時(shí)把temp500,temp1k 的值分別賦給 sig500,sig1k。 clr : in std_logic_vector(1 downto 0)。 elsif clr=01 then one_temp2=din。 ten_temp1=ten_temp1+1。139。 TEN1 和 ONE2分別顯示二十四進(jìn)制的十位和個(gè)位。 co :out std_logic。 elsif clk39。 湖北輕工職業(yè)技術(shù)學(xué)院 9 end if。039。 use 。 architecture one of saomiao is signal t:integer range 0 to 5。 end if。 when 3=data=qin(15 downto 12)。 end process。 WHEN 0111= seg7=1110000。 端口說(shuō)明 CLK 為輸入時(shí)序脈沖 。 sig500,sig1k:out std_logic)。 湖北輕工職業(yè)技術(shù)學(xué)院 13 else sig500=39。
點(diǎn)擊復(fù)制文檔內(nèi)容
試題試卷相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1