【正文】 039。 end if。 SEG7 為顯示數碼管的字形。 WHEN 0001= seg7=0000110。 process(t) begin case t is when 0=data=qin(3 downto 0)。 use 。 end process。 end。039。 elsif clk39。 目的 熟練操作 MAX+plus II 軟件； ； ，二十四進制計數器的設計方法 ； ； ； ．熟練操作 EDA 實驗 箱 。這兩種語言已成為 IEEE 標準語言。可謂百家爭鳴，百花齊放。報時電路由 功能實現：定義 temp500,temp1k 信號，用于存放兩種頻率報時的控制信號；定義一個以 m0 為敏感信號的一個比較進程，在進程一開始的時候先給 temp500 和 temp1k 賦予初值 0，然后判斷分是否為 59分，若是則判斷秒的高位是否是 5，若是則如果秒的低位為 0、 8 則 temp500 為 1；若分不是 59 則判斷分和秒是否都為 0，若都為 0 則 temp1k 為 1。 one_temp2=0000。 co=39。 din :in std_logic_vector(3 downto 0)。 else one_temp4=one_temp4+1。 元件符號電路 仿真 湖北輕工職業(yè)技術學院 10 掃描電路 程序 多位共用級掃描顯示數碼管的驅動及編碼 library IEEE。 end if。 end case。 end。139。 如在做數字鐘時出現了時分秒的分不能進行正常的進位，而分秒是相同的計數器，通過老師的幫助修該六十進制計數器的程序， co=39。 when ten_temp3=0 and one_temp4=0 else 39。139。 use 。 WHEN 0100= seg7=0110011。scan=001。 seg7:out std_logic_vector(6 downto 0)。 co=39。 one_temp4=0000。 CLR 為 輸入控制端，接撥碼開關：當 CLR＝“ 00”時，數碼管顯示“ 00” ；當 CLR＝“ 01”時，調整數碼管的個位；當 CLR＝“ 10”時，調整數碼管的十位；當 CLR＝“ 11”時，運行二十四進制。then if ten_temp1=2 and one_temp2=3 then ten_temp1=0000。 use 。在這一系列的設計、綜合、仿真、驗證、配置的過程中，現代電子設計理論和現代電子設計方法貫穿于其中。 國外硬件描述語言種類很多，有的從 Pascal 發(fā)展而來，也有一些從 C 語言發(fā)展而來。 二 設計方案與分析 在設計時鐘電路時，分別由時，分，秒， 掃描及報時電路組成，顯示時的電路由二十四進制計數器構成，具有置數功能 DIN 和撥碼開關 CLR控制端，輸出顯示十位 TEN 和個位 ONE。 end。 end process。 use 。one_temp4=0000。 DIN 為置數端：設置給定的數。139。 when 5=data=qin(23 downto 20)。 when others=null。 sig1k=39。 元件符號電路 第二章 總體設計效果 一 電路仿真 實驗程序通過編譯，無錯誤，設置 CLK1 和 CLK2 的寬度為 25ns 和 50ns 輸入信號進行仿真，得到仿真效果如下圖： 湖北輕工職業(yè)技術學院 14 二 、實驗結果 顯示 部分 效果圖； 實現了基本要求： 24 小時計時；分鐘小時可調； 并在基本要求的基礎上增加了復位，以及精確調整時的秒清零功能； 解決了調節(jié)時候的分鐘和小時進位時候的延遲現象； 分鐘調整時，當調整至 59 時，此時的小時不增加，合理化設計； 以上實驗結 果現象在實驗箱上正常演示 ,通過老師檢查 ! 湖北輕工職業(yè)技術學院 15 總 結