【正文】 現(xiàn)出在滿足輸入阻抗的匹配后功耗約束下的噪聲系數(shù)是最小的，而在輸入端所接的串聯(lián)電感一邊保證了輸入回路在我們所希望的工作頻率下發(fā)生諧振，同時又保證了較高的增益。 圖 31 設(shè)計的低噪聲放大器電路圖 此電路是電感源極負(fù)反饋與共源共柵（ Cascode）結(jié)構(gòu) 的配合使用 。可以看到我們在電路圖中增加了偏置電路的設(shè)計。仿真結(jié)果如下圖 36所示。在圖 38中， 11S 、 22S 參數(shù)圖形在 處用 maker 標(biāo)出的 數(shù)據(jù) 可以看出， 11S 、 22S在 處的值分別為 和 ， 均 沒有小于 30dB,說明輸入輸出匹配特性不好，此時還需要再進(jìn)行參數(shù)調(diào)諧，對其性能進(jìn)行改進(jìn)。 S 參數(shù)的調(diào)諧模式 保存 以上 顯示 的 文件 .點 擊 (Tune)圖標(biāo) ,可以 進(jìn)入調(diào)諧模式 下進(jìn)行參數(shù)的調(diào)諧。 第 3 章 低噪聲放大器的基本原理以及性能參數(shù) 18 圖 312 完成調(diào)諧后各參 數(shù)狀態(tài)圖 第 3 章 低噪聲放大器的基本原理以及性能參數(shù) 19 圖 313 調(diào)諧結(jié)果的參考值 在這里，從上圖 312 我們可以看到， 11S 和 22S 在 處 的值分別為 和 ,都符合了低于 30dB 的設(shè)計指標(biāo)。 圖 314 Gain Compression 模塊 在 進(jìn) 行 1dB壓縮點仿真 后 ,可以 加入輸入功率輸出功率的數(shù)據(jù) 在最后的顯示窗口顯示出來，如下圖 315所示。可以看到隨著RF_pwr增大，輸出功率 dbm_out在后面會發(fā)生非線性的變化。因此，三階交調(diào)點滿足之前設(shè)定的設(shè)計指標(biāo)。 噪聲系數(shù)為 ,符合預(yù)期的預(yù)想值。在這里，再次向徐老師致以最真誠的感謝以及崇高的敬意！ 在此，也要感謝身邊的同學(xué)對于在畢設(shè)過程中遇到些問題提供了無私的幫助，感謝你們！ 同時，也要感謝身邊的朋友、同學(xué)以及家人對于我在做畢設(shè)期間給予我的精神支持，讓我學(xué)習(xí)更加有動力，更加的自信面對畢設(shè)過程中遇到的困難。而且文章僅僅是屬于前仿階段，只能得到仿真的性能參數(shù)等等。 本論文采用的是 TSMC CMOS 工藝進(jìn)行設(shè)計的。同時也還要設(shè)置 設(shè)置 HB Simulation Controller 的相關(guān)參數(shù)，掃描 RF_pwr,關(guān)于參數(shù)設(shè)置如下圖 319所示。這里需要注意的是 dbm_out是指輸出功率，是一個仿真數(shù)據(jù)，而縱坐標(biāo) gian是根據(jù)仿真數(shù)據(jù)計算出來的一個值。 表 32 調(diào)諧后參數(shù)參考值 參數(shù)名稱 參數(shù)值 sL gL lt_c Cin Cout 1dB 壓縮點仿真 在設(shè)計低噪聲放大器的時候就是要設(shè)計出具有足夠大的線性范圍的放大器，原因是在現(xiàn)實中， LNA 很多 時候接收的信號都是很微弱的，而且會受在信號傳輸路徑下的影響，在傳輸過程中信號大小又是不確定的，與此同時，外界干擾信號的存在又會影響到接收到信號的質(zhì)量。 圖 310 需要調(diào)諧的具體參數(shù) 第 3 章 低噪聲放大器的基本原理以及性能參數(shù) 17 （ a） 參數(shù)調(diào)諧前所設(shè)置的參數(shù)狀態(tài) （ b）參數(shù)調(diào)諧后所顯示的參數(shù)狀態(tài) 圖 311 調(diào)諧窗口 如 上圖 311 所示的情況，在調(diào)試參數(shù)值的時候，是可以看到具體參數(shù)調(diào)整后的參數(shù)結(jié)果變化的情況。在 S參數(shù)里， 21S 參數(shù)代表的是整個電路的正向傳輸?shù)脑鲆娲笮。缟蠄D 38中所示，可以看到在 處，增益的大小為 。這時 加入 maker(MakerNew),可以 在所需要的位置 精確的值 讀出精確的值。電路仿真工具采用的是 Agilent 公司所屬的 ADS2020 軟件。而輸出電容 Cd 能夠與 M M4 級聯(lián)共柵 MOS 管的輸出節(jié)點電容、電感 Ld 發(fā)生諧振，不僅能夠提高輸出信號增益，能很好的抑制來自其他的干擾信號，而且也是作為下級電路和低噪聲放大器之間的隔直流電容。綜上所述，本文采用的是電感源極負(fù)反饋和共源共柵結(jié)構(gòu)的 CMOS 差分放大器來設(shè)計位于射頻電路前端的低噪聲放大器。它既要提供合適的增益外還要使后續(xù)附加的噪聲盡可能的少，而且要能夠接受大的信號卻不能產(chǎn)生失 真，所以這就需要低噪聲放大器擁有良好的線性度。差分放大器是指放大器具有對稱的雙端輸入與雙端輸出的情況。由公式（ 25）就是可以明顯的看出，共源共柵結(jié)構(gòu)的反向增益 12Y 是正比于第二級 MOSFET 的漏源之間的所產(chǎn)生的跨導(dǎo) 2dsg 。而在這里，因為 MOSFET 的柵漏寄生電容 gdC 的不可忽視，所以工作的時候會在 MOSFET 的輸入與輸出端口產(chǎn)生反饋。其中唯一的不足是片上的電感會在芯 片上中占用大的面積?？梢钥吹竭@種源極電感負(fù)反饋結(jié)構(gòu)是一種窄帶匹配的結(jié)構(gòu)，這種結(jié)構(gòu)能夠在很大程度上降低系統(tǒng)的噪聲，因為這種結(jié)構(gòu)可以在信號傳輸?shù)穆窂缴媳苊獾粼肼曤娮?。在本篇論文里，采用的是共源共柵級?lián)結(jié)構(gòu)以提高低噪聲放大器穩(wěn)定性。它和前面的三種結(jié)構(gòu)相比較， 它擁有的 噪聲性能 較好 ，所以在 CMOS 放大器中 經(jīng)常能見到它的身影 。第二種是適合于寬帶放大的情況下，可是電阻本身會消耗功耗，同時也會增加噪聲。這時也會出現(xiàn)的情況是引起 MOS 管的跨導(dǎo)變小，繼而引起 MOS管和放大器的所有相關(guān)指標(biāo)發(fā)生變化。還可以表示定義為如下式（ 16）： 輸出功率輸入噪聲源引起的噪聲 總的噪聲輸出功率?F （ 16） 噪聲系數(shù)可以理解為對一個系統(tǒng)所引起的信噪比 SNR 下降程度的一種度量。其次，負(fù)載還與放大器的增益有關(guān)系。把放大器視為一個二端網(wǎng)絡(luò)的窗口， 11s 和 22s 表示的是輸入和輸 出端的放射參數(shù)。 圖 11 接收機的組成框圖 低噪聲放大器性能參數(shù)的介紹 低噪聲放大器（ Low Noise Amplifier， LNA）作為首級增益級電路，就注定要滿足第 1 章 低噪聲放大器的基本原理以及性能參數(shù) 3 多個性能指標(biāo)，這是設(shè)計低噪聲放大器的過程中需要面對克服的難題。為了獲得更加理想的輸出功率，這時候就要使用功率合成器，將一大部分的功放單元組合起來。 現(xiàn)階段，我國在射頻集成電路方面雖然起步較晚，但是近年來在各方面已經(jīng)開始在大力的追趕，目前也已經(jīng)取得了很大的突破，在射頻集成電路方面也得到了足夠的重 視。而現(xiàn)在，對于無線通信設(shè)備的需求日益增長，隨著技術(shù)創(chuàng)新的提高，對于低噪聲放大器的低功耗、大動態(tài)范圍、低噪聲、高線性度等的要求也越來越高。本文主要是設(shè)計低噪聲放大器， 決定著接收機整體性能的關(guān)鍵模塊。 [關(guān)鍵詞 ] 低噪聲放大器 ADS 仿真 CMOS 工藝 電感源極負(fù)反饋共源共柵 Low Noise Amplifier design besed on ADS 集美大學(xué)畢業(yè)設(shè)計 鄭鵬達(dá)：基于 ADS 的低噪聲放大器設(shè)計 Zheng pengda NO: 2020850022, Electronic science and technology major, 2020, Information Engineering College of Jimei University Abstract: With the development of wireless munication technologies and CMOS technology, let radio frequency integrated circuit design based on CMOS process has bee the hot topic of the current research. This paper is to design the low noise amplifier whicth is the key to the overall performance of the receiver module. It has required low noise,good gain and linearity, low power consumption, the appropriate input and output matching. This paper is based on TSMC um CMOS process and cascode topology with inductive source degenration negative feedback as the basic framework of the design of low noise amplifier. The circuit diagram of low noise amplifier with ADS software simulation. Forpreliminary simulation results for further analysis, deal with thedifficulty is that these parameters are inseparable, so want to promise their consideration analysis, optimization and tuning operation and so on. Simulation results : at GHz, input and output echo radiation coefficient and are less than 30 dB, the gain value of dB, power consumption is 38 ma, noise coefficient is dB, 1 dB pression point for dBm, The thirdorder intermodulation point of dBm. These results can satisfy the requirements of design index of the advance. Key words : Low Noise Amplifier, ADS simulation, CMOS technology, Cascode topology with