接口與通信技術(shù)第二章-文庫(kù)吧在線文庫(kù)
【正文】 的轉(zhuǎn)換 ? 2. 讀寫(xiě)控制引腳 ? 這是一組讀寫(xiě)控制引腳信號(hào)，是微處理器的控制總線。有效時(shí)，表示 CPU正在從存儲(chǔ)器單元或 I/O端口中讀取數(shù)據(jù)。 ? ⑦ DT/R（ Data Transmit/Receive）：數(shù)據(jù)發(fā)送或接收信號(hào)引腳，輸出，三態(tài)。該請(qǐng)求的優(yōu)先級(jí)別較低，通過(guò)關(guān)中斷指令 CLI可清除 CPU內(nèi)的標(biāo)志寄存器的中斷允許標(biāo)志 IF，充而對(duì)該中斷請(qǐng)求進(jìn)行屏蔽。該中斷請(qǐng)求的優(yōu)先級(jí)別高于 INTR，且不能在 CPU內(nèi)被屏蔽（即CPU內(nèi)的中斷允許標(biāo)志 IF對(duì)其不起作用）。使用完畢后，請(qǐng)求信號(hào) HOLD將轉(zhuǎn)為無(wú)效，響應(yīng)信號(hào) HLDA也隨之轉(zhuǎn)為無(wú)效， CPU將重新掌管總線。 ? ② CLK（ Clock）：時(shí)鐘輸入信號(hào)引腳。 ? ⑥ TEST：測(cè)試信號(hào)引腳，輸入，低電平有效，該引腳信號(hào)配合 WAIT指令來(lái)使用。讀者可將它與表 22進(jìn)行對(duì)比。 ? ④ RQ/GT0、 RQ/GT1（ Request/Grant）：總線請(qǐng)求 /同意信號(hào)引腳， ? 共有兩個(gè)并相互獨(dú)立，雙向，負(fù)脈沖有效。 ? 1. 20位地址總線 —— 采用 3個(gè)三態(tài)透明鎖存器8282進(jìn)行鎖存和驅(qū)動(dòng) ? 由于部分地址由分時(shí)復(fù)用引腳提供，在這些引腳上，地址信息只在總線操作的第一個(gè)時(shí)鐘周期出現(xiàn)，因此必須使用地址鎖存器加以鎖存，并同時(shí)對(duì)它進(jìn)行驅(qū)動(dòng)，以增加它們的負(fù)載能力。 8282的 STB連接 8088的 ALE，這樣，當(dāng) ALE有效時(shí)，從 8088 CPU輸出的地址將直通 8282的輸出端；當(dāng) ALE無(wú)效時(shí)，地址將被鎖存并始終保持在系統(tǒng)的地址總線上。后者用來(lái)控制數(shù)據(jù)驅(qū)動(dòng)的方向：有效（高電平）時(shí)，從 A側(cè)向 B側(cè)驅(qū)動(dòng)；無(wú)效（低電平）時(shí)，從 B側(cè)向 A側(cè)驅(qū)動(dòng)。 ? 在圖 25中， 74LS373的地址鎖存端接 8288的ALE， 74LS373和 74LS244的地址輸出端接 DMA應(yīng)答電路的 AENBRD。 ? 8288的 DEN經(jīng)反向后連接 74LS245的輸出控制端 G，有效時(shí)允許數(shù)據(jù)輸出（包括兩個(gè)方向），否則輸出高阻。使用時(shí)， AENBRD和AEN/（其含義是由 DMA提供的地址有效）將同時(shí)有效或同時(shí)無(wú)效。 ? 在 IBM PC/XT微型機(jī)的 CPU子系統(tǒng)中，除了總線形成電路外，還包括時(shí)鐘發(fā)生器 828等待信號(hào)產(chǎn)生電路、浮點(diǎn)運(yùn)算協(xié)處理器 8087等。此時(shí)， 8288被封鎖，它的 ALE和 DEN都將輸出無(wú)效。 ? 它們的功能與最小組態(tài)下的同名引腳功能相同，用來(lái)控制形成系統(tǒng)的地址總線和數(shù)據(jù)總線，包括鎖存地址、允許數(shù)據(jù)驅(qū)動(dòng)和控制驅(qū)動(dòng)方向。 ? 三態(tài)單向驅(qū)動(dòng)器 74LS244的引腳排列和內(nèi)部結(jié)構(gòu) 如圖 27所示，內(nèi)部有 8個(gè)三態(tài)單向驅(qū)動(dòng)器，分成 4位的兩組，信息的傳送方向?yàn)閺?Ai到 Yi，輸出與輸入同相，每組的控制端連接在一起，分別為1G和 2G，各控制一組（ 4位）三態(tài)單向驅(qū)動(dòng)器的信息傳送， ? 1G和 2G為低電平有效。其中 8287的情況與 8286相似，只是兩個(gè)方向的輸出均為反相；而 74LS245用 DIR（ Direction） 來(lái)標(biāo)識(shí)其方向控制端，用 G來(lái)標(biāo)識(shí)其輸出控制端。 ? 如 74LS374是非透明的三態(tài)鎖存器，上升沿有效； 74LS273是上升沿有效的非透明鎖存器，無(wú)三態(tài)能力。 8282的引腳和內(nèi)部結(jié)構(gòu)如圖 23所示。 ? 表 24 信號(hào) S2~S0的編碼意義 ? S2 S1 S0 CPU的工作狀態(tài) ? ０ ０ ０ 中斷響應(yīng) ? ０ ０ １ I/O讀 ? ０ １ ０ I/O寫(xiě) ? ０ １ １ 暫停 ? １ ０ ０ 取指令 ? １ ０ １ 存儲(chǔ)器讀 ? １ １ ０ 存儲(chǔ)器寫(xiě) ? １ １ １ 過(guò)渡狀態(tài) ? 表 25 QS QS0的編碼意義 ? QS1 QS0 指令隊(duì)列的操作狀態(tài) ? ０ ０ 無(wú)操作 ? ０ １ 取指令首字節(jié)到隊(duì)列 ? １ ０ 隊(duì)列空 ? １ １ 取指令其余字節(jié)到隊(duì)列 第二節(jié) 微型計(jì)算機(jī)的總線形成 ? 在微型計(jì)算機(jī)中，是通過(guò)總線將 CPU與存儲(chǔ)器、I/O接口（設(shè)備）等部件連接在一起，組成微型計(jì)算機(jī)的。 ? 此外，在中斷響應(yīng)周期中，它也會(huì)一度有效，目的也是利用該信號(hào)來(lái)臨時(shí)封鎖其它設(shè)備對(duì)總線的請(qǐng)求，以確保 CPU能從數(shù)據(jù)總線上正確讀取中斷向量號(hào)。 ? 表 23 8088寄存器和引腳的復(fù)位狀態(tài) 寄存器 寄存器內(nèi)容 引腳（括號(hào)內(nèi)為最大組態(tài)模式的引腳） 引腳狀態(tài) 指令隊(duì)列 狀態(tài)寄存器 CS： IP 其它段寄存器 全清除 全清除 FFFFH： 0000H 0000H AD7~AD0、 A15~A A19/S6 ~A16/S3 SS0（ HIGH）、（ RQ/GT0）、（ RQ/GT1） DEN（ S0）、 DT/R（ S1）、IO/M（ S2） WR（ LOCK）、 RD、 INTA ALE（ QS0）、 HLDA、（ QS1） 高阻 高電平 高電平后呈高阻 高電平后呈高阻 低電平 ? 三 最大組態(tài)下的引腳定義 ? 在最大組態(tài)模式下， 8088 CPU的數(shù)據(jù)、
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1