freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

基于fpga的超聲波測距電路和其擴展應用eda技術課程設計-文庫吧在線文庫

2025-07-25 13:44上一頁面

下一頁面
  

【正文】 分頻,對每個數(shù)碼管來說,其頻率為1KHZ的四分之一。再者,我們知道超聲波測距原理,S=340*T/2,所以可以用周期進行運算,并通過算法分離出三位十進制數(shù)分別代表米、分米和厘米位,在對他們進行轉換成二進制便于電路傳輸。 下載:使用USB Blaster ,并進行端口配置,注意下載時保證FPGA的正常供電。最后,非常感謝學院能給我們這樣的機會,具體的把課本知識進行實踐,在實踐中深刻理解知識和具體操作問題。use 。signal s1,s2,m1,m2,m3:std_logic_vector(3 downto 0)。END ponent。 H_4,M_4,L_4:in std_logic_vector(3 downto 0)。 TIM:IN UNSIGNED(11 DOWNTO 0)。U6:receive PORT MAP(CLK_100KHz,ECHO_N,T)。 led_sel:out std_logic_vector(3 downto 0))。 when 1=led_sel=1101。end Behavioral。ARCHITECTURE ONE OF LAUNCH IS SUBTYPE SUB_IN IS INTEGER RANGE 0 TO 12000。 END IF。 END ARCHITECTURE。end freq_div。 else t:=0。event and clk_in_25MHz=39。 end process。 led_dig:out std_logic_vector(7 downto 0)。 when0100=led_dig=11100110。 ELSIF led_sel_in=1101 THEN case(M_4) is when0000=led_dig=00111111。 when1000=led_dig=01111111。 when0100=led_dig=01100110。 END IF。ENTITY MEASURE IS PORT(T_12:IN UNSIGNED(11 DOWNTO 0)。 分米位 L=N MOD 10。USE 。139。EVENT AND ECHO=39。use 。SIGNAL T,COUNT_SUM:INTEGER。END PROCESS。 end if。139。 END PROCESS。 END IF。EX:PROCESS(SWITCH,CLK_100K) BEGIN IF SWITCH=39。139。 2k ELSIF T=88 AND T176 THEN COUNT_SUM=10。 BUZZ:OUT STD_LOGIC )。 END PROCESS。 ELSE TIM_COU=0。ARCHITECTURE ONE OF receive IS SUBTYPE SUB_IN IS INTEGER RANGE 0 TO 6000。 END ARCHITECTURE。BEGIN X=conv_INTEGER(T_12)。 LIBRARY IEEE。 when1000=led_dig=01111111。 ELSIF(led_sel_in=1110 ) THEN case(L_4) is when0000=led_dig=00111111。 when0100=led_dig=01100110。 when1000=led_dig=11111111。beginprocess(led_sel_in,H_4,L_4)BEGIN IF led_sel_in=1011 THEN case(H_4) is when0000=led_dig=10111111。use 。 temp_counter_100KHz=not temp_counter_100KHz。 clk_out_1KHz=temp_counter_1KHz。beginif(clk_in_25MHz39。use 。 ELSIF COUNT=2 THEN TRIG=39。139。USE 。i:=0。event and clk_in=39。use 。u2:scanner port map(clk_1KHz,led_sel_temp)。ponent receive ISPORT(CLK_10U,ECHO:IN STD_LOGIC。ponent LAUNCH isPORT(CLK_10U:IN STD_LOGIC。 clk_out_1KHz:out std_logic)。 led_sel : out std_logic_vector(3 downto 0) )。use 。不能想到哪里就做到哪里,這樣會在結合的時候非常浪費時間! ,確保能正常使用和兼容其他模塊。也可以加入模塊的功能控制端口和間隔音效。第二個是完成高中低位和數(shù)碼管顯示的匹配。 注意,此時數(shù)據(jù)導出最好用UNSIGNED模式,方便后級進行從二進制到整數(shù)的轉化。因而,占空比不為50%,且可大致畫時序圖如下:,計量時
點擊復制文檔內容
研究報告相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1