eda頻率計(jì)課程設(shè)計(jì)報(bào)告-文庫吧在線文庫
【正文】 的 7 段譯碼器譯出，并穩(wěn)定顯示。 3 二、課程設(shè)計(jì)報(bào)告內(nèi)容 頻率 計(jì)設(shè)計(jì)原理 在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系，因此，頻率的測量就顯得更為重要。 4) 按要求寫好設(shè)計(jì)報(bào)告。 數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，實(shí)際的硬件設(shè)計(jì)用到的器件較多，連線比較復(fù)雜，而且會產(chǎn)生比較大的延時(shí)，造成測量誤差、可靠性差。 2) 被測頻率信號取自實(shí)驗(yàn)箱晶體振蕩 器輸出信號，加到主控門的輸入端。直接測頻法適用于高頻信號的頻率測量，通常采用計(jì)數(shù)器、數(shù)據(jù)鎖存器及控制電路實(shí)現(xiàn)，并通過改變計(jì)數(shù)器閥門的時(shí)間長短 在達(dá)到不同的測量精度；間接測頻法適用于低頻信號的頻率測量 。測頻控制信號發(fā)生器的工作時(shí)序如所示。設(shè)置鎖存器的好處是，顯示的數(shù)據(jù)穩(wěn)定。 通過本次的課程設(shè)計(jì)，讓我學(xué)會了學(xué)以致用，更重要的是在“用”的基礎(chǔ)上有所創(chuàng)新。 q: buffer std_logic_vector(3 downto 0)。139。 end process。 測頻控制信號發(fā)生器程序： library ieee。 architecture one of testpl is signal div2clk:std_logic。039。 end process。 din:in std_logic_vector(3 downto 0)。 end process。event and load=39。 鎖存器程序： library ieee。139。then div2clk=not div2clk。 tsten:out std_logic。039。 else q=0000。139。 附錄 : 十進(jìn)制程序： library ieee。波形仿真如下： 十進(jìn)制計(jì)數(shù)器仿真圖 四、總結(jié) 電子課程設(shè)計(jì)是電子類專業(yè)學(xué)生重要基礎(chǔ)實(shí)踐課，是工科專業(yè)的必修課。 本設(shè)計(jì)可通過實(shí)驗(yàn)箱下載驗(yàn)證，將第一全局時(shí)鐘 CLK接實(shí)驗(yàn)箱 1Hz頻率信號，第二全局時(shí)鐘 CLK2 作為待測頻率輸入，輸出接 6個(gè)數(shù)碼管顯示所測的頻率值。當(dāng) TSTEN 為高電平時(shí)，
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1