【正文】 一種半定 制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。 QuartusⅡ及開發(fā)語言 Quartus II 是 Altera 公司 的綜合性 PLD 開發(fā) 軟件 ，支持原理圖、 VHDL、VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整 PLD設(shè)計(jì)流程。有專家認(rèn)為，在新的世紀(jì)中， VHDL 與 Verilog 語言將承擔(dān)起大部分的 數(shù)字系統(tǒng) 設(shè)計(jì)任務(wù)。 FPGA 特別適用于正向設(shè)計(jì)，即從電路原理圖或各種硬件描述語言到芯片成品的設(shè)計(jì)，在這些設(shè)計(jì)流程中，設(shè)計(jì)人員對特別底層的硬件知識并不需要特別的了解和掌握，完全可以從功能應(yīng)用出發(fā)，根據(jù)任務(wù)需求，自頂向下地進(jìn)行電路設(shè)計(jì)。通常，功能仿真用于驗(yàn)證電路的功能是否正確。不過 1553B也在不斷進(jìn)行著一些改動(dòng)。同步字頭占 3位，先正后負(fù)為命令字和狀態(tài)字，先負(fù)后正為數(shù)據(jù)字。 1553B 總線上消息傳輸?shù)倪^程是 :總線控制器向某一終端發(fā)布一個(gè)接收 /發(fā)送指令，終端在給定的響應(yīng)時(shí)間范圍內(nèi)發(fā)回一個(gè)狀態(tài)字并執(zhí)行消息的接收 /發(fā)送。由于跳變都發(fā)生在每一個(gè)碼元的中間，接收端可以方便地利用它作為位同步時(shí)鐘，這種編碼也稱為自同步編碼。 圖 信號的曼徹斯特編碼 上跳為‘ 0’ 下跳為‘ 1’ 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 11 發(fā)送數(shù)據(jù)命令 檢查周 期 4 系統(tǒng)總體設(shè)計(jì) 系統(tǒng)設(shè)計(jì)要求 本課題的設(shè)計(jì)要求和技術(shù)指標(biāo)： 1． MILSTD1553B 總線上的數(shù)據(jù)以雙相曼徹斯特編碼的方式傳輸。在系統(tǒng)外部由 16 位并行信號線供給，經(jīng)過系統(tǒng)的兩個(gè)模塊后輸出曼徹斯特編碼信號。 use 。 process(sl,clkl) begin if(clkl39。 tmpreg(0)=39。 圖 并串轉(zhuǎn)換器圖 曼徹斯特編碼 器設(shè)計(jì) 曼碼編碼過程可分為三部分： 1)檢測編碼周期是否開始，產(chǎn)生同步字頭； 2)進(jìn)行輸入數(shù)據(jù)的曼徹斯特編碼 3)產(chǎn)生奇偶校驗(yàn)位并對其進(jìn)行編碼，編碼周期結(jié)束。數(shù)據(jù) 位輸入結(jié)束后，編碼器將對輸入的數(shù)據(jù)信元進(jìn)行奇偶校檢，如果在輸入的數(shù)據(jù)信元中“ 1”的個(gè)數(shù)為奇數(shù)，編碼器輸出一個(gè)上升沿，反之若數(shù)據(jù)信元中“ 1”的個(gè)數(shù)為偶數(shù)則輸出一個(gè)下降沿。 偶數(shù) 結(jié)束 判斷結(jié)束 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 16 port(rst :in std_logic。 Architecture behave of encode is Signal tem_register: std_logic_vector(5 downto 0)。then tem_register=000000。 en_out=39。039。then tem_register(5)=39。139。139。 bit_temp=39。139。 end if。選擇 File→ New命令或是單擊新建圖標(biāo)，在彈出 的 New對話框中選擇 VHDL File選項(xiàng)，單擊 OK按鈕，如圖 所示。 Quartus II 提供的波形文件為 Vector Waveform File，即VWF。然后加載之前創(chuàng)建的波形文件” p_to_s“。低電平為 39。 新建波形文件進(jìn)行仿真，然后就是添加輸入端口和按照要求對輸入信號進(jìn)行編輯。 系統(tǒng)總體仿真及結(jié)果分析 在完成上述的兩個(gè)模塊的仿真和運(yùn)行以后進(jìn)行總體的功能仿真。各個(gè)模塊連接如圖 所示，保存原理框圖文件為 。在圖 所示圖中點(diǎn)擊 generate function simulation list按鈕。因?yàn)閿?shù)據(jù)位有 9 個(gè)‘ 1’所以輸出的奇偶校驗(yàn)位為‘ 0’。 目前， 1553B 總線協(xié)議正被越來越多的軍用與民用客戶所接受。在畢設(shè)的過程中，我參考了很多教材和網(wǎng)上的資料。前面 3 位為同步字頭， 111000為同步字頭。 圖 系統(tǒng)波形文件輸入圖 圖 系統(tǒng)仿真 Simulator Tool 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 33 在編譯之后就是對模塊進(jìn)行仿真，在 quartusⅡ 軟件中點(diǎn)擊 processing菜單中的 simulator tool按鈕。同理放入 p_to_s模塊 ,如圖 所示。上圖中兩個(gè)時(shí)鐘周期為一個(gè)數(shù)據(jù)比 特，上跳變?yōu)椤?0’，下跳變?yōu)椤?1’。下一步就是開始編譯，結(jié)果如圖 所示。 q為十六位串行數(shù)據(jù) 的輸出端， q 端高電平為 39。 然后就是設(shè)置端口的波形。結(jié)果如圖 所示。 圖 新建工程文件 encode 單擊 Finish按鈕完成 encode工程的新建。 end if。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 18 end if。 else tem_register(0)=39。039。139。 elsif counter=100110then if odd_bit=39。139。 bit_temp=39。 process(rst,clk) begin if rst=39。 en_out: buffer std_logic)。 Entity encode iS 開始 判斷 ss 數(shù)據(jù)同步 命令同步 上升沿 下降沿 下降沿 上升沿 判斷 din 1 的個(gè)數(shù) 39。139。 在 quartusⅡ中生成相應(yīng)的并串轉(zhuǎn)換模塊如圖 所示。 else for i in 15 downto 1 loop tmpreg(i)=tmpreg(i1)。 開始 判斷 Sl由低變高電平 儲存當(dāng)前輸入數(shù)據(jù) 移位 否 移 16 位完成 判斷 結(jié)束 判斷結(jié)束 結(jié)束 否 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 14 architecture behav of p_to_s is signal tmpreg:std_logic_vector(15 downto 0)。 圖 并串轉(zhuǎn)換流程圖 程序代碼如下： library ieee。數(shù)據(jù)位輸入結(jié)束后，編碼器將對輸入的數(shù)據(jù)信元進(jìn)行奇偶校檢，如果在輸入的數(shù)據(jù)信元中“ 1”的個(gè)數(shù)為奇數(shù)，編碼器輸出一個(gè)上跳變電平，反之若數(shù)據(jù)信元中“ 1”的個(gè)數(shù)為偶數(shù)則輸出一個(gè)下跳變電平，如圖 。 圖 曼徹斯特編碼 下面是一段數(shù)據(jù)串行信號 1000100111，在上圖中可以看出曼徹斯特編碼信號的跳變都發(fā)生在中間時(shí)刻，它按照曼徹斯特的 編碼規(guī)則，可以表示 1001100111。在曼徹斯特編碼中，用電壓跳變的相位不同來區(qū)分 1 和 0，即用正的電壓跳變表示 0，用負(fù)的電壓跳變表示 1。 BC 可以根據(jù)狀態(tài) 字的內(nèi)容來決定下一步采取什么樣的操作。每類字的長度為 20 位，有效信息位是 16 位，每個(gè)字的前 3 位為單字的同步字頭，而最后 1位是奇偶校驗(yàn)位。而美國國防部 1975年 4月 30日所發(fā)布的 MILSTD1553A就是在此基礎(chǔ)上不斷發(fā)展衍變而來，并為 F16戰(zhàn)斗機(jī)和 AH64A Apache直升機(jī)所首先運(yùn)用。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 6 無錯(cuò) 無錯(cuò) 無錯(cuò) ●編程和配置 成功編譯后，將生成的編程文件下載到目標(biāo) FPGA 系統(tǒng)中調(diào)試 ；調(diào)試成功后，燒寫到 FPGA 的配置芯片中。 二、 Quartus II 下的 FPGA 設(shè)計(jì) Quartus II 為硬件電路的設(shè)計(jì)提供了很大的方便。 1993 年， IEEE 對 VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993 版本，（簡稱 93 版） 。然后用綜合優(yōu)化工具生成具體門電路的網(wǎng)表，其對應(yīng)的物理實(shí)現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐?。加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。 可做其它全定制或半定制 ASIC 電路的中試樣片。 論文內(nèi)容及結(jié)構(gòu) 第二章 介紹了 FPGA 的有關(guān)原理，及它的設(shè)計(jì)流程， vhdl 語言的概述等；第三章介紹了曼徹斯特編碼的有關(guān)知識，尤其介紹了 1553B 數(shù)據(jù)總線；第四章對本文框架進(jìn)行了講述，有設(shè)計(jì)思路的比較和設(shè)計(jì)框圖 ； 第五章介紹了主要的兩大模塊：串并轉(zhuǎn)換模塊和曼徹斯特編碼模塊；第六章對該系統(tǒng)功能進(jìn)行了仿真驗(yàn)證；第七章是對本次設(shè)計(jì)的小結(jié)和展望。它主要由時(shí)鐘信號、轉(zhuǎn)換使能信號控制。因此，自主研發(fā)基于 MILSTD1553B總線標(biāo)準(zhǔn)的協(xié)議芯片及產(chǎn)品具有重要的戰(zhàn)略意義。 關(guān)鍵詞 ： FPGA，曼徹斯特編碼， 1553B 總線，串并轉(zhuǎn)換 指導(dǎo)老師簽字： Design of Manchester Encoder Based on FPGA Student Name: Lin Yu Class: 0782052 Supervisor: Zou Qiong Abstract: Electronics and Aviation technology industry developed rapidly. Our country attaches great importance to the development of aerospace the period of Twelfth of FiveYear government will support further increase Aviation, it will Promote the rapid development of the aerospace aircraft manufacturing,Avionics System is an important part of the avionics system is the key technology of data bus. 1553B takes one kind of military standard， it has carried on the strict standard and the restraint to the electr