freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于vhdl的乒乓球游戲機(jī)的設(shè)計(jì)畢業(yè)設(shè)計(jì)(論文)(存儲(chǔ)版)

2025-08-29 12:02上一頁面

下一頁面
  

【正文】 5。 (10)BH0、 BH BH BH3: 顯示 B 方得分情況中十位上的分值 , 對(duì)應(yīng)數(shù)碼管 4,對(duì)應(yīng)芯片引腳 50、 5 5 53。 選擇菜單“ Assign” →“ Pin/Location/Chip… ”彈出一個(gè)對(duì)話框來設(shè)置引腳。最后通過菜單“ File”→ “ Save”在彈出的窗口中將波形文件存在同一個(gè)目錄下,文件取名為 。這時(shí)按一下該窗口中的“ Start”按鈕,即進(jìn)行仿真運(yùn)算,當(dāng)仿真結(jié)果顯示“ 0 errors, 0 warnings”,表示仿真運(yùn)算結(jié)束。將實(shí)驗(yàn)板接好,接好電源,一切準(zhǔn)備就緒后,方可按下 編程器窗口中的“ Configure”按鈕。本設(shè)計(jì)可以再改進(jìn)一下,把指示勝利 2 個(gè)發(fā)光二極管用數(shù)碼管來代替,增加兩個(gè)發(fā)光二極管當(dāng)乒 乓球臺(tái),這樣球臺(tái)就更大,雙方會(huì)有更加充足的時(shí)間準(zhǔn)備接球,這樣不僅可以完成之前的功能,而且可以顯示比賽的局?jǐn)?shù)。 。最終實(shí)現(xiàn)乒乓機(jī)能模擬乒乓球比賽的基本過程和規(guī)則,并能自動(dòng)裁判和記分。用鼠標(biāo)雙擊編譯器子窗口的下載圖標(biāo),可調(diào)出編程器( Programmer)窗口。根據(jù)需要將各輸入信號(hào)進(jìn)行設(shè)置,并保存。按“ OK”按鈕,選中的信號(hào)將出現(xiàn)在波形編輯器中 [12]。 ( 2)選擇 目標(biāo)器件及鎖定引腳:先選擇用編程的目標(biāo)芯片。 (8)AH0、 AH AH AH3:顯示 A 方得分情況中十位上的分值,對(duì)應(yīng)數(shù)碼管 2,分別對(duì)應(yīng)芯片引腳 3 3 3 38。 目標(biāo)芯片管腳圖 設(shè)計(jì)所用的 GW48 實(shí)驗(yàn)箱中,適配的目標(biāo)芯片為 ALTERA 類中 FLEX10K 系列的EPF10K10, EPF10K10LC84 型號(hào)的芯片有 84 個(gè)引腳 [11],如圖 9 所示 , 本設(shè)計(jì)中用到的引腳情況如下 : (1)CLK:時(shí)鐘信號(hào),決定球的移動(dòng)速度,對(duì)應(yīng)實(shí)驗(yàn)箱中的輸入時(shí)鐘選擇模 塊中的CLOCK0。 END IF。 THEN IF SCOREBH2 THEN 若高位小于 2 IF SCOREBL1001 THEN 如果低位小于 9 SCOREBL=SCOREBL+1。 ELSIF SCOREAH= 0010 THEN 若高位為 2 IF SCOREAL0001 THEN 如果低位小于 1 SCOREAL=SCOREAL+1。 SCORES=0。 SCOREAL, SCOREAH, SCOREBL, SCOREBH: BUFFER STD_LOGIC_VECTOR (3 DOWNTO 0) SCOREA, SCOREB:BUFFER INTRGER RANGE 0 TO 21)。 END IF。 PROCESS(CLK) 此進(jìn)程控制 5 個(gè)發(fā)光二極管的亮滅 BEGIN IF FALLING_EDGE (CLK) THEN IF ((STATE=ATOB) OR (STATE=BTOA)) THEN CASE TABLESTATE IS WHEN 0=TABLELIGHT=10000。 回到等待開球狀態(tài) WHEN FINALRESULT= 最后結(jié)果 IF(SCOREA=21) THEN 若 A 方先達(dá)到 21分 AWIN=39。 否則球繼續(xù)移動(dòng) END IF。 否則球繼續(xù)移動(dòng) 九江學(xué)院大專畢業(yè)論文 17 END IF。 END IF。THEN 如果 A 開球 STATE=ATOB。039。 THEN 按下復(fù)位鍵,比賽開始 STATE=WAITSTATE。 CLEAR, INCREASEA, INCREASEB: OUT STD_LOGIC。 表 2 輸入 /輸出引腳的作用 引 腳 作 用 CLK 10Hz 的時(shí)鐘,可由系統(tǒng)時(shí)鐘分頻得到。 12 機(jī)設(shè)計(jì) 狀態(tài)機(jī)的 6 種 狀態(tài)及狀態(tài)轉(zhuǎn)移 本狀態(tài)機(jī)有 6 種狀態(tài),分別是 WAITSTATE、 ATOB、 BTOA、 ASCORE、 BSCORE和 FINALRESULT, 其含義如表 1 所示。 即確定為有效鍵值,并輸出 COUNTER= ‘0’。 九江學(xué)院大專畢業(yè)論文 11 SIGNAL START: STD_LOGIC。其原理是對(duì)鍵值進(jìn)行計(jì)數(shù),當(dāng)某一鍵值保持一段時(shí)間不改變時(shí)(計(jì)數(shù)器達(dá)到一定值后),才確認(rèn)它為有效值;否則將其判為無效鍵值,重新對(duì)鍵值進(jìn)行計(jì)算 [2]。 EN 為 0,數(shù)碼管無顯示 END IF。 WHEN 4=DISPLAY=”0110011”。 ENTITY DISPLAY IS PORT (EN: IN STD_LOGIC。七段數(shù)碼管分為共陰極和共陽極兩種 [8]。 當(dāng)甲方按動(dòng)發(fā)球開關(guān) STARTA 時(shí) , 靠近甲方的第一個(gè)發(fā)光二極管亮 , 然后發(fā)光二極管由甲向乙依次點(diǎn)亮 , 代表乒乓球的移動(dòng) 。因?yàn)檫@時(shí)已經(jīng)得到目標(biāo)器件的實(shí)際硬件特性(如時(shí)延特性等),所以仿真結(jié)果能比較精確的預(yù)期芯片的實(shí)際性能。事實(shí)上, VHDL 設(shè)計(jì)過程中,常常根據(jù)需要往后退一步,甚至更多。 設(shè)計(jì)流圖 設(shè)計(jì)流程圖如圖 1 所示。 這種方式突破了門級(jí)設(shè)計(jì)的瓶頸 , 極大地減少電路設(shè)計(jì)的時(shí)間和可能發(fā)生的錯(cuò)誤 , 降低了開發(fā)成本 。 同時(shí), VHDL 具有以下優(yōu)點(diǎn) [7]: ( 1)與其他的硬件描述語言相比, VHDL 具有更強(qiáng)的行為描述能力 。 的特點(diǎn)及優(yōu)點(diǎn) VHDL 具有以下特點(diǎn) [4]: ( 1)支持“自頂向下”的設(shè)計(jì)方法 : 設(shè)計(jì)可按層次分解 , 采用結(jié)構(gòu)化開發(fā)手段 ,可實(shí)現(xiàn)多人 、 多任務(wù)的并行工作方式 , 使系統(tǒng)的設(shè)計(jì)效力大幅提高 。 本設(shè)計(jì)的主要任務(wù)和要求如下 : ( 1) 使用乒乓機(jī)的甲乙雙放在不同的位置發(fā)球或擊球 。 目前 , VHDL 已成為許多設(shè)計(jì)自動(dòng)化工具普遍采用的標(biāo)準(zhǔn)化硬件描述語言 , 掌握 VHDL 語言 , 用 VHDL 語言設(shè)計(jì)電子線路 , 是電子線路設(shè)計(jì)者必須掌握的基本技能。 I 畢 業(yè) 論 文(設(shè) 計(jì)) 題 目 基于 VHDL 的乒乓球游戲機(jī)的設(shè)計(jì) 英文題目 Design of table tennis game based on VHDL 院 系 專 業(yè) 姓 名 年 級(jí) 指導(dǎo)教師 20xx 年 4 月 基于 VHDL的乒乓球游戲機(jī)設(shè)計(jì) II 摘 要 VHDL 是甚高速集成電路硬件描述語言。 Table tennis game machine基于 VHDL的乒乓球游戲機(jī)設(shè)計(jì) IV 目 錄 摘 要 .......................................................................................................................................... II Abstract .....................................................................................................................................III 引 言 .................................................................................................................................... 1 1. VHDL 簡(jiǎn)介 .......................................................................................................................... 2 的特點(diǎn)及優(yōu)點(diǎn) ............................................................................................... 2 設(shè)計(jì)流圖 .................................................................................................................. 3 2.模塊設(shè)計(jì) .............................................................................................................................. 6 七段 數(shù)碼管顯示譯碼器 .......................................................................................... 7 按鍵去抖電路 ........................................................................................................ 10 狀態(tài)機(jī)設(shè)計(jì) ............................................................................................................ 12 狀態(tài)機(jī)的 6 種 狀態(tài)及狀態(tài)轉(zhuǎn)移 ..................................................................... 12 狀態(tài)機(jī) /球臺(tái)控制程序 .................................................................................... 13 記分器設(shè)計(jì) ............................................................................................................ 18 3.系統(tǒng)硬件測(cè)試 .................................................................................................................... 22 系統(tǒng)的主要性能和特點(diǎn) ............................................................................. 22 目標(biāo)芯片管腳圖 ...................................................................
點(diǎn)擊復(fù)制文檔內(nèi)容
研究報(bào)告相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1