電磁兼容設(shè)計(jì)知識講座內(nèi)容(存儲版)
【正文】 發(fā)生終端反射使時鐘信號抖動或發(fā)生過沖。z選擇恰當(dāng)?shù)钠骷窃O(shè)計(jì)成功的重要因素，特別在選擇邏輯器件時，盡量選上升時間比五納秒長的器件，決不要選比電路要求時序快的邏輯器件。最好的辦法是使用雙絞線和屏蔽線，讓信號線與接地線（或載流回路）扭絞在一起，以便使信號與接地線（或載流回路）之間的距離最近。這樣干擾源對平衡線路人口所施加的是共模干擾，利用平衡線路固有的共模抑制能力，克服干擾源對敏感線路的干擾。設(shè)計(jì)輸出負(fù)載電流回路和輸出濾波器主要回路布置原則z每個回路的三種主要的元件 (濾波電容、電源開關(guān)或整流器、電感或變壓器 )應(yīng)彼此相鄰地進(jìn)行放置，調(diào)整元件位置使它們之間的電流路徑盡可能短。 功率變壓器z在條件許可的情況下，功率變壓器的外部應(yīng)包上一層短路的銅屏蔽層，以降低高頻變壓器的電磁輻射。 15:56:5015:56:5015:56Thursday, March 11, 2023z 1乍見翻疑夢，相悲各問年。 15:56:5015:56:5015:563/11/2023 3:56:50 PMz 1成功就是日復(fù)一日那一點(diǎn)點(diǎn)小小努力的積累。 3:56:50 下午 3:56 下午 15:56:50三月 21z 楊柳散和風(fēng)，青山澹吾慮。 三月 213:56 下午 三月 2115:56March 11, 2023z 1業(yè)余生活要有意義，不要越軌。 三月 21三月 2115:56:5015:56:50March 11, 2023z 1意志堅(jiān)強(qiáng)的人能把世界放在手中像泥塊一樣任意揉捏。 三月 213:56 下午 三月 2115:56March 11, 2023z 1少年十五二十時，步行奪得胡馬騎。 3:56:50 下午 3:56 下午 15:56:50三月 21z 沒有失敗，只有暫時停止成功！。 15:56:5015:56:5015:563/11/2023 3:56:50 PMz 1以我獨(dú)沈久，愧君相見頻。 高頻整流器件z高頻整流器件盡可能的選取具有軟恢復(fù)功能的整流器，在電損耗增加可以接受的范圍內(nèi)，以減小由于整流器件的反向恢復(fù)電流及反向恢復(fù)電流組成的閉合路徑形成的電磁干擾。連接輸入信號源電流電路z如有可能，在 CMOS電路的人口端對地并聯(lián)一個電容或一個阻值較低的電阻，這可以降低線路的輸入阻抗，從而降低因靜電容而引入的干擾。z對 電容耦合 來說，電路間的耦合情況同樣也與干擾信號的頻率、線間距離、屏蔽情況、線路上的電壓高低等因素有關(guān)。這樣的安排是為了產(chǎn)生通量對消作用。許多設(shè)計(jì)手冊都可以查到一些典型結(jié)構(gòu)的波阻抗和衰減常數(shù)。噪聲能限制電路的帶寬，產(chǎn)生共模干擾。特別是要注意時鐘部分的走線，因?yàn)檫@部分是整個電路中工作頻率最高的。專用零伏線和 VCC的走線寬度應(yīng) ≥ 1mm。印制線條的寬度取決于線條阻抗的要求，太寬會減少布線的密度，增加成本；大窄會影響傳輸?shù)浇K端的信號的波形和強(qiáng)度。數(shù)字信號有很寬的頻譜，是產(chǎn)生干擾的主要來源。z選擇恰當(dāng)?shù)钠骷窃O(shè)計(jì)成功的重要因素，特別在選擇邏輯器件時，盡量選上升時間比 5ns長的器件，決不要選比電路要求時序快的邏輯器件。PCB走線的阻抗z走線的引線電感z h：導(dǎo)線距地面的高度； w：導(dǎo)線寬度z扁平導(dǎo)線z s：長度； w：寬度z兩根載有同方向電流的導(dǎo)體z 當(dāng) 時，z兩根載有反方向電流的導(dǎo)體z 當(dāng)導(dǎo)體相當(dāng)近時， ，確定元件的位置z不相容原則進(jìn)行分割z使用不同電源的電路要分開，電源線不相交，不跨區(qū)；zA、 D電路要分開z騷擾源與敏感器件分開z高速與低速數(shù)字電路分開印制電路板的布局z當(dāng)高速、中速和低速數(shù)字電路混用時，在印制板上要給它們分配不同的布局區(qū)域。z阻抗匹配z額定電壓、電流z絕緣電阻z尺寸、重量z使用環(huán)境z可靠性干擾的方式z共模干擾 是指電源線對大地，或中線對大地之間的電位差。z上式中的各項(xiàng)可以視為相對于銅材料的導(dǎo)電系數(shù) σ 和導(dǎo)磁率 μ ，頻率 f（ Hz）以及所存在的各種物理參數(shù)的函數(shù)。電磁場屏蔽的機(jī)理z電磁屏蔽體對電磁的衰減主要是基于電磁波的反射和電磁波的吸收兩種方式。H1H0磁場屏蔽的機(jī)理磁場屏蔽的設(shè)計(jì)要點(diǎn)z提高磁場屏蔽效能的主要措施有：x 選用高導(dǎo)磁率的材料，如坡莫合金；x 增加屏蔽體的壁厚；? 以上兩條均是為了減少屏蔽體的磁阻；x 被屏蔽的物體不要安排在緊靠屏蔽體的位置上，以盡量減少通過被屏蔽物體體內(nèi)的磁通；x 注意磁屏蔽體的結(jié)構(gòu)設(shè)計(jì)，凡接縫、通風(fēng)孔等均可能增加磁屏蔽體的磁阻，從而降低屏蔽效果。采用屏蔽的目的有兩個：一是限制內(nèi)部的輻射電磁能越過某一區(qū)域；二是防止外來的輻射進(jìn)入某一區(qū)域。Washer)直接置于螺栓頭（ Bolt銀 (Ag)。鉻 (Cr） 。此外，搭接時應(yīng)考慮不同金屬之電化效應(yīng)，并應(yīng)盡量減少接觸鹽水、汽油等，以防電能作用。搭接的功能z搭接是在兩金屬之間建立一低阻抗通路，其目的在為電流提供一均稱的結(jié)構(gòu)體以避免干擾。機(jī)架系統(tǒng)的接地樹（例 〕背板背板背板背板背板工作地電源地保護(hù)地注意z由于頻率的關(guān)系，無論何種接地方法均應(yīng)盡量縮短接地線，否則其非但增加阻抗，同時更會產(chǎn)生輻射雜訊，因其作用有如天線，接地線的長度 Lλ /20。多點(diǎn)接地 信號接地z信號接地除提供參考點(diǎn)之外，同時還可以大量消除雜訊的干擾。并聯(lián)單點(diǎn)接地x并聯(lián)單點(diǎn)接地最大的缺點(diǎn)是耗時費(fèi)料，由于接地線太多太長，以至增加各地阻抗，尤其在高頻范圍中更加嚴(yán)重。） ,如信號、屏蔽、電源、機(jī)殼或組架。搭接的形態(tài)z直接搭接 ：即搭接體間之直接連接；z間接搭接 ：即搭接體間以金屬導(dǎo)線相連，其適合于經(jīng)常移動的裝備，以及將安裝防震墊 〔 Shock鋁 (AL）或鋁合金；鋅 (Zn)。鈦 (Ti)。此外，千萬別將帶齒鎖緊墊圈置于兩搭接金屬之間。長寬比應(yīng)小于 5；z 此舉目的是增大 C4的值；x 屏蔽板的形
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1