可編程邏輯器件(存儲版)
【正文】 與 PAL相比， GAL的輸出結構配置了可以任意組態(tài)的 輸出邏輯 宏單元 OLMC（ Output Logic Macro Cell）。 8個宏單元可以處于相同的組態(tài)，或者有選擇地處于不同組態(tài)。和專用輸出組態(tài)比，有兩點不同：接第一與項；GAL的輸入，輸出電路和特性留給同學自學。分為兩類：一類是紫外線可擦除的 EPLD（采用 UVEPROM工藝），另一類是電可擦除 EPLD（采用 E2PROM工藝）。3/1/2023 49 EPLD采用 EPROM工藝。信號的傳輸延時可預測，可控制。3/1/2023 58 在系統(tǒng)可編程通用數(shù)字開關（ ispGDS）ispGDS22的的結構框圖結構框圖3/1/2023 59 PLD的編程以上各種 PLD均需離線進行編程操作，使用開發(fā)系統(tǒng)一、開發(fā)系統(tǒng)：計算機 +編程器：開發(fā)環(huán)境（軟件平臺）, Verilog，方程式，電路邏輯圖（ Schematic）（ FSM）3/1/2023 60二、步驟v 抽象（系統(tǒng)設計采用 TopDown的設計方法）v 選定 PLDv 選定開發(fā)系統(tǒng)v 編寫源程序（或輸入文件）v 調試，運行仿真，產生下載文件v 下載v 測試3/1/2023 61isp器件的編程接口（ Lattice）開發(fā)環(huán)境v 使用 ispPLD的優(yōu)點：*不再需要專用編程器*為硬件的軟件化提供可能*為實現(xiàn)硬件的遠程構建提供可能3/1/2023 623/1/2023 63謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH。 復雜可編程邏輯器件（ CPLD）基于半導體物理結構，所以斷電后編程信息能保存?？蓪崿F(xiàn)異步時序電路。 EPLD、 FPGA等高密度可編程邏輯器件出現(xiàn)后，上述缺點都得到克服。（ 5）時序電路中的組合輸出 AC0=AC1(n)，且 SYN=0 這時其他 OLMC中至少有一個工作在寄存器組態(tài)，而該OLMC作為組合電路使用。只要有一個 OLMC設置成寄存器輸出組態(tài)，則 1號腳就是 CP時鐘信號。然后按表達式進行編程即可。(3) 代表 PAL器件的最大陣列輸入數(shù)；(4) 代表輸出電路類型（見另頁）。即它 既可作為輸出用，也可作為輸入用 。3/1/2023 15（按集成度分類）可編程邏輯器件 PLD LDPLD （低密度 PLD）HDPLD （高密度 PLD）EPLD FPGAiSPPROM FPLA PAL GAL3/1/2023 16組合電路和時序電路結構的通用形式A0~An1W0W(2n1)D0Dm 現(xiàn)場可編程邏輯陣列（ FPLA）3/1/2023 17組合電路和時序電路結構的通用形式3/1/2023 18 可編程陣列邏輯器件（ PAL） PAL的基本結構 PAL是由可編程的與陣列、固定的或陣列和輸出電路三部分組成。③ 乘積項與任何輸入信號都沒有接通，相當與門 輸出 為 1。這不僅簡化了系統(tǒng)設計，而且減少了級間延遲，提高了系統(tǒng)的處理速度；3/1/2023 6 （ 7） 系統(tǒng)具有加密功能： 多數(shù) PLD器件，如 GAL或高密度可編程邏輯器件，本身具有加密功能。3/1/2023 4 PLD設計流程 基于可編程邏輯器件設計分為三個步驟：設計輸入、設計實現(xiàn)、編程。（一）定制型：由用戶提出功能，交工廠生產。專用型集成電路 （ ASIC）分為定制型和半定制型。本章只介紹硬件。 （ 3） 縮短設計周期： 由于可完全由用戶編程，用 PLD設計一個系統(tǒng)所需時間比傳統(tǒng)方式大為縮短； （ 4）用 PLD與或兩級結構實現(xiàn)任何邏輯功能，比用中小規(guī)模器件所需的邏輯級數(shù)少。② 也可簡單地在對應的與門中畫叉，因此 E=D=0。與陣列
醫(yī)療健康相關推薦
鄂ICP備17016276號-1