【正文】 時(shí)序圖如圖示。OUT： 輸出信號，用于計(jì)數(shù)工作時(shí)，指示計(jì)數(shù)滿的輸出信號；用于定時(shí)工作時(shí)，指示 定時(shí)時(shí)間到的輸出信號。 Date 694． 8253—5 在寫入計(jì)數(shù)初值時(shí)，二進(jìn)制計(jì)數(shù)和十進(jìn)制計(jì)數(shù)有無區(qū)別 ?若有，有何區(qū)別 ?解：采用二進(jìn)制計(jì)數(shù)時(shí)，如果計(jì)數(shù)初值 n為 8位二進(jìn)制數(shù) (十進(jìn)制數(shù) ≤255)， 則在用 MOV AL， n寫入 AL時(shí)， n可以寫成任何進(jìn)制數(shù)。 “位 ”與 “位 ”之間是同步的， “字符 ”與 “字符 ”之間是 “異步 ”的。也是 一種串行通信總線標(biāo)準(zhǔn)，用于微型計(jì)算機(jī)與 CRT顯示終端、鼠標(biāo)器等串行外設(shè)之間的連接。解： DTE— 數(shù)據(jù)終端設(shè)備，在串行通信中產(chǎn)生二進(jìn)制信息的數(shù)據(jù)源和接收信息的目的。 RTS*和 DTR*是 8251A送給 MODEM的控制信號， CTS*和 DSR*是 MODEM送給 8251A的狀態(tài)信號。然后才能用 IN或 OUT指令通過數(shù)據(jù)口實(shí)現(xiàn)串行數(shù)據(jù)的輸入輸出。因此，當(dāng)輸入信號變化速率較快時(shí)，必須在采樣后采用保持電路。 在模 /數(shù)轉(zhuǎn)換中通常采用 “符號數(shù)值法 ”、 “偏移二進(jìn)制碼 ”和 “補(bǔ)碼表示法 ”。其中 (a) 為反相電比輸出電路， (b)為同相電壓輸出電路。 同時(shí)在主程序中必須加入開中斷指令 STI。也是 — 種最常用的輸入設(shè)備。解：編碼鍵盤的鍵盤電路內(nèi)包含有硬件編碼器，當(dāng)按下某 — 個(gè)鍵后，鍵盤電路能直接提供與 該鍵相對應(yīng)的編碼信息，例如 ASCII碼。 5．簡述 Centronics并行接口標(biāo)準(zhǔn)中 STB*、 ACK*、 BUSY信號的作用。(2)計(jì)算機(jī)與外部設(shè)備的速度匹配，即信息傳輸?shù)目刂茊栴}：傳輸速率的匹配。 (2)鍵盤 解：鍵盤是由一組按矩陣形式排列的按鍵開關(guān)組成，通過按鍵的按下可以向主機(jī)輸入信息，是最常用的輸入設(shè)備。因此在采用中斷方式工作時(shí)可以把 EOC*通過一個(gè)單穩(wěn)電路產(chǎn)生正脈沖 (具有 — 定寬度 )，送到總線的 IRQ2端即可。解： D/A轉(zhuǎn)換器芯片中，大多是電流輸出，而實(shí)際應(yīng)用中往往需要模擬電壓，因此， 在使用中必須把 D/A芯片的輸出電流轉(zhuǎn)換成相應(yīng)的輸出電壓，通常采用運(yùn)算放大器來實(shí)現(xiàn) 電流 電壓的轉(zhuǎn)換。 (5)模 /數(shù)轉(zhuǎn)換 解：將控制系統(tǒng)中經(jīng)傳感器，采樣 — 保持后的模擬量轉(zhuǎn)換為對應(yīng)的二進(jìn)制數(shù)，這就是模 /數(shù)轉(zhuǎn)換，又稱為 A/D轉(zhuǎn)換。(2)采樣－保持解： 一個(gè)連續(xù)變化的物理量 (經(jīng)傳感器后的電壓 )要輸入計(jì)算機(jī)，必須用時(shí)間上離散的 數(shù)值來表示，因此必須先將一個(gè)連續(xù)的時(shí)間函數(shù)信號用一定時(shí)間間隔的離散函數(shù)來表示，這 個(gè)過程稱為 “采樣 ” 。終止位是幾 位等等 )，以及波特率因子的約定。 Date 795．說明 8251A引腳信號中 RTS*、 CTS*、 DTR*和DSR的意義和作用。解； RS—232C 的基本電氣特性是規(guī)定了數(shù)據(jù) “0”和數(shù)據(jù)“1”的電平標(biāo)準(zhǔn)。 Date 75(6)串行異步通信的溢出錯(cuò) 解： UART的接收器中由 “接收移位寄存器 ”和 “接收數(shù)據(jù)寄存器 ”來接收輸入的數(shù) 據(jù)，如果前一個(gè)字符在 “接收數(shù)據(jù)寄存器 ”中還未被 CPU取走，而后一字符又從 “接收移 位寄存器 ”傳送到 “接收數(shù)據(jù)寄存器 ”，勢必會沖掉上一個(gè)字符，使上一個(gè)字符丟失，稱為 串行異步通信的 “溢出錯(cuò) ”，又稱 “丟失錯(cuò) ”。41H為通道 1的端口地址Date 73第 7章 串行接口1．解釋題： (1)串行通信 解：串行通信是計(jì)算機(jī)與計(jì)算機(jī)之間，以及計(jì)算機(jī)與外圍設(shè)備之間進(jìn)行信息交換的一種 方式，數(shù)據(jù)的各位按時(shí)間順序依次通過一條傳輸線傳送。 Date 68 8253—5 的方式 1與方式 5的工作特點(diǎn)。8086CPU可 以對某一個(gè) 8255A的各端口進(jìn)行 8位字節(jié)信息傳送，也可以對兩個(gè) 8255A的對應(yīng)兩個(gè)端口 (兩個(gè) PA口，或兩個(gè) PB口，或兩個(gè) PC口 )用一個(gè)總線周期實(shí)現(xiàn)偶地址字的傳送 。當(dāng) IBF為高電平， STB*也為高電平 (在選通脈沖 STB*的上升沿后 )，如果 此時(shí) PC4＝ 1(INTEA=1)或PC2＝ 1(INTEB=1)， 這時(shí) PA口或 PB口會向 CPU發(fā)出中斷 請求 (INTR變?yōu)楦唠娖?)，若 CPU的 IF＝ 1， 則當(dāng)前指令周期結(jié)束，響應(yīng)中斷，在轉(zhuǎn)入中斷 服務(wù)程序后，在中斷服務(wù)程序中，執(zhí)行IN指令，產(chǎn)生讀信號 RD*、 在 RD*信號的前沿 (下降 沿 )清除 INTR． RD*的后沿 (上升沿 )使 IBF復(fù)位為零，表示輸入緩沖器中數(shù)據(jù)已被 CPU取走，通知外設(shè)可以開始下一輪數(shù)據(jù)傳送 。而可編程接 口芯片是多功能接口芯片，具有多種工作方式，用戶可通過編制相應(yīng)的程序段，使一塊通用 的 I／ O接口芯片能按不同的工作方式完成不同功能的接口任務(wù)，也可在工作過程中，通過編程對 I／ O接口芯片進(jìn)行實(shí)時(shí)的動態(tài)操作，改變工作方式，發(fā)送操作命令．讀取接口芯片內(nèi)部有關(guān)端口的狀態(tài)信息等。 Date 58(7)STB* 解：選通信號。這一對保證數(shù)據(jù)同步傳輸?shù)男盘柧€稱為 “聯(lián)絡(luò)信號 ”或 “握手信 號 ”。解：中斷請求寄存器 IRR用來存放從外設(shè)來的中斷請求信號 IR0~IR7。 DMAC內(nèi)部必須 有時(shí)序和讀寫控制邏輯 。 在中斷傳送方式中，通常在一個(gè)主程序中安排好在某一時(shí)刻啟動某一外設(shè)后， CPU繼 續(xù)執(zhí)行主程序。 解：數(shù)據(jù)信息是 CPU同外設(shè)進(jìn)行輸入輸出的主要信息，CPU用 OUT指令通過 ‘“數(shù)據(jù) 總線 ”由接口中的 “數(shù)據(jù)端口 ”向外設(shè)輸出 “數(shù)據(jù)信息 ”，用 IN指令通過 “數(shù)據(jù)總線 ”讀 入從外設(shè)經(jīng)接口中的 “數(shù)據(jù)端口 ”送來的 “數(shù)據(jù)信息 ”。 (6)自動 EOI方式 ： 8259A的三種中斷結(jié)束方式中的一種。 (2)I／ O端口： I/O接口同外設(shè)之間傳送三種信息一數(shù)據(jù)信息、控制信息和狀態(tài)信息，這三種信息實(shí)際上是 CPU通過接口同外設(shè)之間傳送的信息，因此，在接口中必須有存放并傳送這三種信息的 寄存器。取指 令需兩個(gè)總線周期，第一次取出 1000H： 20O0H與 1000H： 2022H兩個(gè)單元中 16位數(shù)據(jù)；第 二次取出 1000H： 2022H與 1000H：2022H兩個(gè)單元中的 16位數(shù)據(jù)；接著為執(zhí)行指令，將 AX中16位數(shù)傳送到 DS： 2022H與 DS： 2022H兩個(gè)存儲單元中。(2)由此可得該存儲器的地址范圍為： 68000H~6BFFFH， 6C000H~6FFFFH或 E8000H～ EFFFFH，EC000H—EFFFFH Date 378．使用 273 6116和 74LS138構(gòu)成一個(gè)存儲容量為 12KB ROM(00000H— 02FFFH) 、 8KB RAM(03000H—04FFFH) 的存儲系統(tǒng)。Date 36存儲器芯片的片選信號 CS*同 “與門 3”的輸出端相連。 Date 346．用下列芯片構(gòu)成存儲系統(tǒng)，各需要多少個(gè)RAM芯片 ?需要多少位地址作為片外地址譯碼 ?設(shè)系統(tǒng)為 20位地址線，采用全譯碼方式。解： 2164是一種 64K1位的動態(tài) RAM芯片，有 8條地址線，可接受 16位地址信號，因此 必須采用地址多路器，使 16位地址信號分成 8位行地址和 8位列地址分時(shí)送入 2164的地址線。 Date 302．寫出下列容量的 RAM芯片片內(nèi)的地址線和數(shù)據(jù)線的條數(shù)。 Pentium II的主要特點(diǎn)為： (1)采用了一系列多媒體擴(kuò)展技術(shù)，包括： ① 單指令多數(shù)據(jù)流技術(shù)，使一條指令能完成 多重?cái)?shù)據(jù)的工作，減少了芯片在視頻、聲音、圖像和動畫中計(jì)算密集的循環(huán)； ② 為針對多媒 體操作中經(jīng)常出現(xiàn)的大量并行、重復(fù)運(yùn)算，增加了57條指令，以更有效地處理聲音，圖像 和視頻數(shù)據(jù)； (2)動態(tài)執(zhí)行技術(shù)，這是為更有效地處理多重?cái)?shù)據(jù)，提升軟件速度而采用的新技術(shù)，由三種技巧組成： ① 多分支跳轉(zhuǎn)預(yù)測； ② 數(shù)據(jù)流分析： ⑦ 推測執(zhí)行。 這一L2 Cache由全速總線同 CPU內(nèi)核相連，提高了程序的運(yùn)行速 度； (2)把 CISC結(jié)構(gòu)的指令分解為若干像 RISC指令那樣的微操作，能在流水線上并行地 執(zhí)行，這樣既保持了同以前的x86微處理器的兼容性 ， 又提高了指令的運(yùn)行速度； (3)采用亂序執(zhí)行和推測執(zhí)行技術(shù)，使指令流能最有效地利用內(nèi)部資源； (4)采用超級流水線和超標(biāo)量技術(shù)。 此 外， 80386還有系統(tǒng)地址寄存器、控制寄存器、測試寄存器和調(diào)試寄存器： (3)80386有三種存儲器地址空間 —— 邏輯地址、線性地址和物理地址。 (2)8086只有實(shí)地址方式，支持單任務(wù)、單用戶系統(tǒng)；80286有實(shí)地址方式 (實(shí)方式 ) 和保護(hù)方式 (保護(hù)虛地址方式 )兩種，片內(nèi)集成有存儲管理和保護(hù)機(jī)構(gòu)，支持任務(wù)中的程序 和數(shù)據(jù)的保密，能可靠地支持多用戶和多任務(wù)系統(tǒng)。Date 18 (2)讀操作與寫操作的主要區(qū)別為：① DT/R*控制信號在讀周期中為低電平，在寫周期中為高電平； ② 在讀周期中， RD*控制信號在 T2～ T3周期為低電平 (有效電平 )；在寫周期中 WR*控 制信號在 T2~T3周期為低電平(有效電平 ) ，而在讀周期 WR*信號始終為高電平 (無效電 平)，在寫周期 RD*信號始終為高電平 (無效電平 )。(1)MOV AX,34C5H ADD AX,546AH(2)MOV AX,E453H ADD AX,C572HDate 15 87654321H在內(nèi)存中的地址為 30101H， 畫出其在 8086系統(tǒng)的內(nèi)存中存放的情況。 溢出和進(jìn)位是兩個(gè)不同的概念，某些運(yùn)算結(jié)果，有 “溢出 ”不一定有 “進(jìn)位 ”，反之，有 “進(jìn)位 ”也不一定有 “溢出 ”。解： 80386系統(tǒng)中有 3種存儲器地址空間 —— 邏輯地址、線性地址和物理地址。 (14)推測執(zhí)行 解：是指遇到轉(zhuǎn)移指令時(shí)，不等結(jié)果出來便先推測可能往哪里轉(zhuǎn)移而提前執(zhí)行。這是為提高 PC機(jī)處理多媒體信息和增強(qiáng)通信能力而推出的新一代處理器技術(shù)，通過增加 4種新的數(shù)據(jù)類型， 8個(gè) 64位寄存 器和 57條新指令來實(shí)現(xiàn)的 。此時(shí) MN／ MX*線接地。(5)單板機(jī) ：解：把微處理器、 RAM、 ROM以及一些接口電路，加上相應(yīng)的外設(shè) (如鍵盤、 7段顯示器等 )以及監(jiān)控程序固件等安裝在一塊印刷電路板上所構(gòu)成的計(jì)算機(jī)系統(tǒng) 。 (4)單片機(jī) 解：把構(gòu)成一個(gè)微型計(jì)算機(jī)的一些功能部件集成在一塊芯片之中的計(jì)算機(jī)。 (4)最大方式 解： 8086微處理器的另一種工作方式，在該方式下，系統(tǒng)的總線控制信號由專用的總 線控制器 8288提供，構(gòu)成一個(gè)多處理機(jī)或協(xié)處理機(jī)系統(tǒng)。(10)MMX 解： MMX—Multi Media Extension ， 多媒體擴(kuò)展。這是Pentium Pro微處理器為進(jìn)一步提高性能而采用的新技術(shù)。 Date 103．簡述 80386中邏輯地址、線性地址與物理地址的關(guān)系。若超過上述范圍，稱為 “溢出 ”， OF置 “1”。Date 147．執(zhí)行如下令后，標(biāo)志寄存器中各狀態(tài)位之值。 (1)在 T1周期，雙重總線 AD0~AD15， A16/S3~A19/S6上輸出要訪問的內(nèi)存單元的地 址信號 A0~A19。解： (1)8086只有 20條地址線，可直接尋址的內(nèi)存空間為220=1MB； 而 80286有 24 條地址線，可直接尋址的內(nèi)存空間為 224＝ 16MB。 另外再增加了兩個(gè) 16位段寄存器 FS和 GS。 Date 24Pentium， Pentium Pro的主要區(qū)別是： (1)一個(gè)封裝內(nèi)安裝兩個(gè)芯片，一個(gè)是 CPU內(nèi)核，包括兩個(gè) 8KB的 L1 Cache， 另一個(gè) 是 256KB的 L2 Cache。解： Pentium II處理器把多媒體擴(kuò)展技術(shù) (MMX技術(shù) )融合入 Pentium Pro芯片之中， 使 Pentium II微處理器既保持了Pentium Pro原有的強(qiáng)大的處理功能，又增強(qiáng)了 PC機(jī)在三維 圖形、圖像和多媒體方面的可視化計(jì)算功能相交互功能。這種連 接方法稱為 “奇偶分體 ”。 Date 324．試說明 2164芯片各引腳的功能 。 2732有 8條數(shù)據(jù)線，用于存 儲單元數(shù)據(jù)的讀出與寫入 (在編程工作時(shí) )，有兩條控制信號線：芯片允許線 CE*用來選擇 該芯片，使其工作，輸出允許線 OE*用來把輸出數(shù)據(jù)送上數(shù)據(jù)線，只有當(dāng)這兩條控制線同時(shí) 有效時(shí)，才能從輸出端得到讀出的數(shù)據(jù)，此為讀出時(shí)的條件；在編程工作時(shí)，要求 OE*線連 接編程電源 VPP＝21V， CE*接一個(gè) 50ms低電平有效的 TTL編程脈沖，每加一個(gè)這樣的負(fù) 脈沖，控制向一個(gè)地址寫入 — 個(gè) 8位的數(shù)據(jù)。 G2B*同 “與非門2”的輸出端相連， “與非門 2”的輸入為 A17 與 A18， 只有當(dāng) A18和 A17都為高電平時(shí)， G2B*為有效低電平，也就是 A18， A17為 11時(shí)， G2B*才有效。 因此本題的存儲器譯碼中，A19和 A14未參加譯碼，有地址更疊， 實(shí)質(zhì)上一個(gè)存儲單元有 4個(gè)地址對應(yīng) 。解： (1)該條指令的機(jī)器碼為 4個(gè)字節(jié)存放在1000H:2022H開始的 4個(gè)單元中。各種 I／ O卡都是 I/O接口，如 “打印卡 ”、 “顯卡