【正文】 據(jù)鎖存入相應(yīng)的數(shù)據(jù)口 (PA口或 PB 口 )。 (6)IBF 解：輸入緩沖器滿， 8255A 工作于方式 1輸入時(shí)由 8255A給外設(shè)的回答信號(hào)，表示外設(shè)輸入的數(shù)據(jù)已寫(xiě)入輸入緩沖器，通知外設(shè)暫不送新數(shù)。通過(guò)軟件對(duì) 8255A中 PCi的位操作來(lái)設(shè)定 INTE是 “0”還是 “1”，以確定相應(yīng)數(shù)據(jù)口能否用于中斷傳輸， INTE=“1”， 允許中斷， INTE＝ “0”， 禁止中斷 。 (2)可編程 解：通過(guò)編制相應(yīng)的程序段，用軟件來(lái)選擇 I／ O接口芯片按不同的工作方式完成不同的接口任務(wù)；也可在工作過(guò)程中用軟件對(duì) I／ O接口芯片進(jìn)行實(shí)時(shí)、動(dòng)態(tài)操作，改變工作方式，發(fā)送操作命令、讀取接口芯片的內(nèi)部狀態(tài)等。Date 5410．教材中圖 ，若ADC的 READY信號(hào)出 02H端口 D7 輸出到 CPU數(shù)據(jù)總線，由 04H端口輸出 D5信息控制 ADC的啟動(dòng)(“1”為啟動(dòng) )，程序應(yīng) 作哪些改變？解：只需改動(dòng)兩處： (1)第 4條指令 AND AL， 0EFH改為 AND AL， ODFH． (2)第 10條指令 SHR AL， 1改為 SHL AL， 1。Date 52？ 解：內(nèi)部中斷 (軟件中斷 )的特點(diǎn)是： (1)中斷類型碼或者由指令給出．或者是預(yù)先規(guī)定的： (2)不執(zhí)行 INTA*(中斷應(yīng)答 )總線周期； (3)除單步中斷外，任何內(nèi)部中斷都無(wú)法禁止； (4)除單步中斷外，任何內(nèi)部中斷的優(yōu)先級(jí)都比外部中斷高。 Date 517．簡(jiǎn)要說(shuō)明 8086中斷的特點(diǎn)。 Date 49(4)能決定傳送的字節(jié)數(shù)，并能判斷 DMA傳送是否結(jié)束 。當(dāng)外設(shè)完成數(shù)據(jù)傳送的準(zhǔn)備時(shí)， 通過(guò)中斷控制邏輯向 CPU發(fā)出中斷請(qǐng)求，在 CPU可以響應(yīng)中斷的條件下 (IF=1， 在完成當(dāng)前指今后 )，現(xiàn)行主程序被 “中斷 ”，通過(guò)中斷控制邏輯提供的 “中斷 類型碼 ”，從 “中斷向量表 ”中讀入 “中斷向量 ”轉(zhuǎn)去執(zhí)行 “中斷服務(wù)程序 ”，在中斷服務(wù)程 序中完成 — 次 CPU與外設(shè)之間的數(shù)據(jù)傳送，傳送完成后仍返回被中斷的主程序，從斷點(diǎn)處 繼續(xù)執(zhí)行，并等待外設(shè)的下一次中斷請(qǐng)求。Date 47。 狀態(tài)信息是 CPU用 IN指令通過(guò) “數(shù)據(jù)總線 ”讀入的從外設(shè)經(jīng)接口中的 “狀態(tài)端口 ” 輸入的信息，該信息反映外設(shè)當(dāng)前所處的工作狀態(tài)，用來(lái)實(shí)現(xiàn) CPU與外設(shè)之間信息傳輸 的 “同步”。產(chǎn)生溢出中斷時(shí)， INTO指令和 OF=1兩個(gè)條件必須同時(shí)滿足。Date 44(7)持殊 EOI方式 ：這也是 8259A的三種中斷結(jié)束方式中的 — 種，也屬于 EOI命令方式。 (5)正常 EOI方式： 這是 8259A三種中斷結(jié)束方式中的一種，屬于 EOI命令方式： EOI命令方式是指當(dāng)中斷服務(wù)程序結(jié)束之前向 8259A發(fā)出 EOI命令，將正在執(zhí)行的中斷服務(wù)寄存器 ISR中的對(duì)應(yīng)位清零；正常 EOI方式采用普通 EOI命令將 ISR中所有已置位的位中優(yōu)先級(jí)最高的位清零。 (3)周期挪用：周期挪用是指利用 CPU不訪問(wèn)存儲(chǔ)器的那些周期來(lái)實(shí)現(xiàn) DMA操作， DMAC可以使用總線而不用通知CPU， 也不會(huì)妨礙 CPU的工作。 Date 42第 4章 輸入輸出與中斷1．解釋題： (1)I/O接口： I／ O接口是把微處理器同外圍設(shè)備 (外設(shè) ) 連接起來(lái)實(shí)現(xiàn)數(shù)據(jù)傳送的控制電路，又稱為 ‘外設(shè)接口 ”。 這樣，從取指到執(zhí)行共需 4個(gè)總線周期。Date 409． 8086CPU執(zhí)行 MOV [2022H]， AX指令，從取指到執(zhí)行指令最少需要多少時(shí)間？設(shè)時(shí)鐘頻率為5MHz， 該指令的機(jī)器碼為 4個(gè)字節(jié)，存放在1000H:2022H開(kāi)始的代碼段中。解： (1)譯碼地址線安排： 12KB ROM需采用 3片 2732， 8KB RAM需采用 4片 6116。而上面求出的地址范圍 68000H～ 6FFFFH是 A19為 0的情況，顯然當(dāng) A19為 1時(shí)，只要 A18~A14為 “11011”和 “11010”也可選中該存儲(chǔ)芯片，此時(shí)地址范圍為 “E8000H—EFFFFH” 。 Y2*為低電平 A18~A14為“11010”， Y3*為低電平時(shí) A18~A14為 “11011”，因 此該存儲(chǔ)器的地址范圍為 11010000000000000000～ 11011111111111111111， 即 68000H～ 6FFFFH。 G2A*同 “與門(mén) 1”的輸出端相連，與門(mén) 1的輸入為 RD*和 WR*、 當(dāng) RD*為有效低電平或 WR*為有效低電平時(shí)， G2A*有效 (低電平 )，也就是說(shuō)無(wú)論是 “讀 ’’ 或 “寫(xiě) ”都能使 G2A*有效。 (2)10241位 RAM構(gòu)成 128KB的存儲(chǔ)系統(tǒng)：需要 128KB／ lK 8＝ 1024片；片外地址譯碼需 10位地址線； (3)2K 4位 RAM構(gòu)成 64KB的存儲(chǔ)系統(tǒng)：需要 64KB/2K 2＝ 64片；片外地址譯碼需 9位地址線。有 12條地址線，可接受 來(lái)自 CPU的 12位地址信號(hào)，以選中 CPU要訪問(wèn)的存儲(chǔ)單元。還有三 條控制信號(hào)線：RAS*— 行地址選通信號(hào)。例如， CPU的地址線為 20位，而內(nèi)存芯片的地址線為 11位，則地址譯碼器的輸入可以是 高 9位地址線(A19~A11)； 寫(xiě)允許信號(hào) WE*和輸出允許信號(hào) OE*， 這兩個(gè)信號(hào)是對(duì)存儲(chǔ)芯片 的寫(xiě)和讀的控制信號(hào) ， 通常同 CPU的WR*和 RD*引腳相連 。 Date 313．試說(shuō)明 6116芯片各引腳的功能。 (3)“對(duì)準(zhǔn)好 ”的字 解：在 8086系統(tǒng)中要訪問(wèn)的 16值字的低 8位字節(jié)存放在偶存儲(chǔ)體中，稱為 “對(duì)準(zhǔn)好 ”的字，對(duì)于對(duì)準(zhǔn)好的字， 8086 CPU只要一個(gè)總線周期就能完成對(duì)該字的訪問(wèn)： Date 29(4)奇偶分體 解： 8086系統(tǒng)中 1M字節(jié)的存儲(chǔ)器地址空間實(shí)際上分成兩個(gè) 512K字節(jié)的存儲(chǔ)體 —— “ 偶存儲(chǔ)體 ”和 “奇存儲(chǔ)體 ”，偶存儲(chǔ)體同 8086的低 8位數(shù)據(jù)總線 D0～ D7相連，奇存儲(chǔ)體同 8086的高 8位數(shù)據(jù)線 D8~D15相連，地址總線的 A1～ A19同兩個(gè)存儲(chǔ)體中的地址線 A0～ A18 相連，最低位地址線 A0和 “總線高允許 ”BHE*用來(lái)分別選擇偶存儲(chǔ)體和奇存儲(chǔ)體。由兩條總線組成雙重獨(dú)立總線體系結(jié)構(gòu)， 一條是二級(jí) Cache總 線，另一條是處理器至主存儲(chǔ)器的系統(tǒng)總線，使 Pentium II處理器的數(shù)據(jù)吞吐能力是單一總 線結(jié)構(gòu)處理器的 2倍，而且二級(jí) Cache的運(yùn)行速度也比Pentium處理器高 2倍； (4)采用新的封裝技術(shù) —— SEC， 同主板連接采用 Slot1. Pentium III處理器的基本結(jié)構(gòu)同 Pentium II處理器，采用Pentium Pro的微結(jié)構(gòu)，具有數(shù) 據(jù) Cache與指令 Cache分開(kāi)的 L1 Cache共 32KB， 以及 512KB的 L2 Cache， 最主要的特點(diǎn)是 增加了 70條 SSE指令集 (SSE— Streaming SIMD Extrnsion)， 又稱 “MMX2指令集 ”(第 二代多媒體擴(kuò)展指令集)。 Date 2616．扼要說(shuō)明 Pentium II同 Pentium III的特點(diǎn)。 Date 25l 5． 扼要說(shuō)明 Pentium MMX的特點(diǎn)。 解： Pentium處理器是 Intel公司開(kāi)發(fā)的融 CISC(Complex Instruction Set Computer， 復(fù) 雜指令系統(tǒng)計(jì)算機(jī) )技術(shù)與 RISC技術(shù)為一體的微處理器，稱為 CRIP(CISCROSC Processor)， 其主要特點(diǎn)是 : (1)片內(nèi)集成有三個(gè)指令處理部件： ① RISC體系結(jié)構(gòu)的整數(shù)處理部件，采用超標(biāo)量技 術(shù)，設(shè)計(jì)了兩條流水線 (U流水線和 V流水線 )，使Pentium在一個(gè)時(shí)鐘周期內(nèi)可以并行執(zhí)行兩條整數(shù)型指令； ② CISC結(jié)構(gòu)的同 80386兼容的處理部件，采用微碼處理指令技術(shù)，負(fù) 責(zé)處理不能在一個(gè)時(shí)鐘周期內(nèi)完成的復(fù)雜指令； ③ 浮點(diǎn)處理部件，采用 8級(jí)流水的超流水線 技術(shù)，使每個(gè)時(shí)鐘周期能完成一個(gè) (或兩個(gè) )浮點(diǎn)操作； (2)片內(nèi)集成了兩個(gè)獨(dú)立的 8KB指令 Cache和 8KB數(shù)據(jù) Cache， 增加了緩存的帶寬， 減少了緩存的沖突： (3)采用分支預(yù)測(cè)技術(shù)，提高了流水線執(zhí)行的效率；(4)同 8038 80486保持兼容； (5)采用 64位外部數(shù)據(jù)總線，使 CPU同內(nèi)存的數(shù)據(jù)傳輸速度可達(dá)528MB/s。 (4)80286有兩種工作方式 —— 實(shí)方式和保護(hù)方式； 80386有三種工作方式 —— 實(shí)方式、 保護(hù)方式和虛擬 8086方式。 (2)80286是 16位微處理器，它的寄存器結(jié)構(gòu)基本上同 8086，也是 16位的；而 80386 是 32位微處理器，其寄存器結(jié)構(gòu)除段寄存器外都是 32位寄存器，分別在 16位寄存器的助 記符前加上 E， 即 EAX、 EBX、ECX、 EDX、 ESP、 EBP、 ESI、 EDI、 EIP以及 EFLAG。 每個(gè)任務(wù)的虛擬存儲(chǔ)空間最大由 16K 個(gè) 64KB的段組成，即 1024MB＝ 1GB，該虛地址空間被映射到最大容量為 16MB的物理存 儲(chǔ)器中。 Date 2011．扼要說(shuō)明 80286同 8086的主要區(qū)別。而在寫(xiě)周期中，數(shù)據(jù)信息在雙重總線上是緊跟在地址總線有 效之后立即由 CPU送上，兩者之間無(wú)一段高阻態(tài)。Date 1710．根據(jù) 8086存儲(chǔ)器讀寫(xiě)時(shí)序圖，回答如下問(wèn)題： (1)地址信號(hào)在哪段時(shí)間內(nèi)有效 ? (2)讀操作與寫(xiě)操作的區(qū)別 ? (3)存儲(chǔ)器讀寫(xiě)時(shí)序同 I/O讀寫(xiě)時(shí)序的區(qū)別 ? (4)什么情況下需要插入等待周期 TW?解：時(shí)序圖見(jiàn) 21和 22。如圖示。 BX— 間接尋址時(shí)，作為地址寄存器和基址寄存器； 在XLAT指令中用作基址寄存器；CX— 串操作時(shí)的循環(huán)次數(shù)計(jì)數(shù)器； 循環(huán)操作時(shí)的循環(huán)次數(shù)計(jì)數(shù)器； DX—— 字乘 /字除指令中用作輔助寄存器； I／ O指令間接尋址時(shí)作端口地址寄存器； SI— 間接尋址時(shí)，作為地址寄存器和變址寄存器； 串操作時(shí)的源變址寄存器； DI—— 間接尋址時(shí)，作為地址寄存器和變址寄存器； 串操作時(shí)的目的變址寄存器。解： 8086微處理器中的 16位寄存器，用來(lái)存放對(duì)應(yīng)的存儲(chǔ)段的段基值 — 段起始地址的高 16 位。對(duì) 8值運(yùn)算，數(shù)值范圍為 128~+127，對(duì) 16位運(yùn)算，數(shù)值范圍為 32768 ~+32767。若不允許分頁(yè)部件操作，則經(jīng)分段部件操作 后即為物理地址。在 8086系統(tǒng)中，物理地址形成過(guò)程為：將段寄存器中存放的段基值 (16位 )左移 4次再加偏移量，得 20位的物理地址。Date 9 8086中邏輯地址與物理地址的關(guān)系。 Date 8(13)亂序執(zhí)行 解：指不完全按程序規(guī)定的指令順序依次執(zhí)行，它同推測(cè)執(zhí)行結(jié)合，使指令流能最有效 地利用內(nèi)部資源。這是Pmntiium II微處理器所采用的新的封 裝技術(shù)。操作數(shù)是一個(gè)內(nèi)存地址，則稱為 “存儲(chǔ)器尋址 ”，存儲(chǔ)器尋址中，根據(jù)內(nèi)存地址給出的方式又分為直接尋址、寄存器間接尋址、基址 尋址和變址尋址等。Date 5(6)總線周期 解： CPU通過(guò)總線操作完成同內(nèi)存儲(chǔ)器或 I/O接口之間一次數(shù)據(jù)傳送所需要的叫間。此時(shí) MN／ MX*線接 VCC(高電平 )。解：對(duì) — 個(gè)具有一定規(guī)模的微型計(jì)算機(jī)系統(tǒng)而言，有三類總線，一種是微型計(jì)算機(jī)中 CPU芯片與內(nèi)存儲(chǔ)器和 I／ O接口電路之間信息傳輸?shù)墓餐?，這是片總線； 一種是構(gòu)成 微型計(jì)算機(jī)系統(tǒng)的各模塊之間信息傳輸?shù)墓餐罚@是內(nèi)總線．又稱系統(tǒng)總線、微機(jī)總線和板級(jí)總線；第三種是一個(gè)微型計(jì)算機(jī)系統(tǒng)同另一個(gè)微型計(jì)算機(jī)系統(tǒng)之間，或者一個(gè)微型計(jì) 算機(jī)系統(tǒng)同儀器、儀表之間信息傳輸?shù)墓餐?，這是外總線，又稱通信總線。 (3)微型計(jì)算機(jī)系統(tǒng) 解：指由微處理器配以相應(yīng)的外圍設(shè)備及其它專用電路、電源、面板、機(jī)架以及足夠的軟件而構(gòu)成的系統(tǒng)。 (2)微型計(jì)算機(jī) 解：指以微處理器為基礎(chǔ)，配以內(nèi)存儲(chǔ)器以及輸入輸出接口電路和相應(yīng)的輔助電路構(gòu)成的裸機(jī)。Date 22．請(qǐng)簡(jiǎn)述微機(jī)系統(tǒng)中三種總線的區(qū)別及聯(lián)系。 (2)總線接口部件 BIU 解： 8086微處理器內(nèi)部的另一個(gè)功能部件，由段寄存器、指令指針、地址形成邏輯、 總線控制邏輯和指令隊(duì)列等組成， BIU同外部總線連接為 EU完成所有的總線操作，并計(jì)算形成 20位的內(nèi)存物理地址：Date 4(3)最小方式 解： 8086微處理器的 — 種工作方式，在該方式下，由8086提供系統(tǒng)所需要的全部控制 信號(hào)，用以構(gòu)成一個(gè)單處理器系統(tǒng)。 (5)指令周期 解：執(zhí)行一條指令所需要的時(shí)間稱為指令周期包括取指令、譯碼和執(zhí)行等操作所需的 時(shí)間。 操作數(shù)是一個(gè)寄存器的符號(hào)，例如上條指令中的 AL， 稱為寄存器尋址。 Date 7(11)SEC 解： SEC———Single Edge Contact ， 單邊接觸。采用 SSE技 術(shù)的指令集稱為 SSE指令集， Pentium III微處理器增加了 70條 SSE指令，使 Pentium III微處理器在音頻、視頻和 3D圖形領(lǐng)域的處理能力大為增強(qiáng)。 由于推測(cè)不一定全