基于vhdl語言的74漢明碼編譯碼的設(shè)計(存儲版)
【正文】 6 xor a4 xor a3。 將7位漢明碼a6a5a4a3a2a1a0賦給Send one。 s:out std_logic_vector(2 downto 0)。ss(0):=a(6) xor a(4) xor a(3) xor a(0)。when 100 =bb(2):=not bb(2)。when 111 =bb(6):=not bb(6)。a(3)。 結(jié)束進程end one。在這個過程中，每一個問題的解決，對自己來說都是每一點小小的進步。在這次課程設(shè)計中，運用Quartus II 軟件和中VHDL語言進行程序設(shè)計時，遇到了不少困難，但通過借閱有關(guān)這方面的書籍和同學的共同探討，最終完成了（7，4）漢明碼的編譯碼的設(shè)計。bb(3)。a(5)amp。when 110 =bb(5):=not bb(5)。when 010 =bb(1):= not bb(1)。begin 監(jiān)督位與信息碼間的關(guān)系ss(2):=a(6) xor a(5) xor a(4) xor a(2)。a1amp。 architecture one of bm is 結(jié)構(gòu)體部分begin 漢明碼編碼過程 a2=a6 xor a5 xor a4。為了方便閱讀波形，加入輸出了校正子S和錯誤位數(shù)N。n=100。n=000。程序設(shè)計的流程圖：如果希望用r個監(jiān)督位構(gòu)造出r個監(jiān)督關(guān)系式來指示一位錯碼的n種可能位置，則要求2 r1=n或2 r=k+r+1。當G確定以后，編碼的問題也就解決了。掌握運用VHDL語言對（7，4）漢明碼的編譯碼的設(shè)計。學會應(yīng)用流程圖來表示設(shè)計實體的具體運行步驟。設(shè)計要求通過應(yīng)用硬件描述語言VHDL，編寫出（7，4）漢明碼的編碼和譯碼的程序，并對編譯碼程序進行編譯和仿真分析。設(shè)計步驟 (7，4)漢明碼的編碼原理和程序設(shè)計漢明碼是在原編碼的基礎(chǔ)上附加一部分代碼，使其滿足糾錯碼的條件。首先，輸入信息碼a6a5a4a3，即使用語句：port(a:in std_logic_vector(6 downto 3)就可以得到監(jiān)督位與信息碼之間的對應(yīng)關(guān)系，使用異或運算，即：a(2)=a(6) xor a(5) xor a(4)。例如接收碼組為0000011，可計算出S1=0，S2=1，S3=1。000000010000001000011101然后，根據(jù)這7位碼a6a5a4a3a2a1，計算校正子s1s2
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1