微機原理課件第八章(存儲版)
【正文】 必備的 PCI總線信號線包括地址和數(shù)據(jù)信號 、接口控制信號 、 錯誤報告信號 、 仲裁信號和系統(tǒng)信號 。 ④ STOP：低電平有效 ， 從設備要求主設備停止當前數(shù)據(jù)傳送 。 ② RST：輸入信號 ， 系統(tǒng)復位信號 。 4） Cache支持信號 ① SBO：低電平有效 ， 輸入或輸出 ， 試探返回 。 2） 接口控制信號 LOCK：低電平有效 ， 鎖定信號 。 ② GNT：低電平有效 ， 雙向三態(tài)信號 ， 總線占用允許信號 。 ② IRDY：低電平有效 ， 主設備準備好信號 。 ③ 由于 PCI總線擴展卡通用性強 ， 可以實現(xiàn)大批量生產(chǎn) ， 降低 生產(chǎn)成本 。 一般規(guī)定送入 CPU的信號叫輸入信號 ， 從 CPU送出的信號叫輸出信號 。 解：設輸出數(shù)據(jù)段在內(nèi)存單元的首地址為 BUFF MOV SI， BUFF MOV CX， OUTCOUNT OUTPUT： IN AL， STATE TEST AL， 80H JZ OUTPUT MOV AL， [SI] OUT OUTPORT， AL INC SI LOOP OUTPUT 中斷技術(shù)傳送方式 不足之處主要有兩點： （ 1） CPU的使用效率低 （ 2） 實時性差 輸 入 設 備 輸 入 鎖存器 1 C P U INTR M/IO A0～ A15 D0～ D7 IR5 選通 中斷管理器8259 圖 中斷方式傳送的輸入接口 輸 入 緩沖器 地址譯碼 DMA傳送方式 直接存儲器傳送 DMA——— 指將外設的數(shù)據(jù)不經(jīng)過 CPU直接送入 內(nèi)存儲器 ， 或者 ， 從內(nèi)存儲器不經(jīng)過 CPU直接送往外部設備 。 ② 、 CPU檢測狀態(tài)字的某對應位是否滿足 “ 就緒 ” 的條件 ， 如 果不滿足 ， 則回到前一步重新讀取狀態(tài)字 。 1 RD WR D0 ┇ D7 CS A0 A1 A2 A0 A1 CPU 圖 僅使用 8086CPU偶地址的接口 接 口 電 路 （ 2） 僅使用 8086CPU奇地址的接口技術(shù) （ 3） 使用 8086CPU連續(xù)地址的接口技術(shù) D15~D8 D0~D7 IORC BHE A0~A9 地址 譯碼器 D0 ┇ D7 RD CS A0 A1 CPU 圖 使用 8086CPU連續(xù)地址的接口 D0 ┇ D7 T OE A D0 ┇ D7 T OE A 8286 8286 8 8 1 ≥1 1 ≥1 接 口 電 路 CPU與端口之間的數(shù)據(jù)傳送方式 CPU與端口之間的數(shù)據(jù)傳送方式有三種： 程序控制傳送方式 中斷技術(shù)傳送方式 DMA傳送方式 程序控制方式 程序控制傳送方式 在程序控制下進行信息傳送 分為二種方式：無條件傳送和條件傳送 。 設系統(tǒng)為最小工作模式 ， 試設計接口的譯碼電路 。 其次 ， 訪問存儲器的指令一般要比較長 ， 這樣延長了輸入輸出操作時間 。 （ 1）單向緩沖器 74LS244 （ 2）雙向緩沖器 74LS245 A1 B1 A8 B8 G DIR ┇┇ ┇┇ ┇┇ 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 1G 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 2G 圖 數(shù)據(jù)緩沖器 （ b）雙向緩沖器 74LS245 （ a）單向緩沖器 74LS244 （ a） （ b） （ 3）鎖存器 74LS373 （ 4）譯碼器 74LS138 圖 鎖存器與譯碼器 (a) 鎖存器 74LS373 (b) 譯碼器 74LS138 D C Q (1) 1D 1 O D C Q (8) 8D 8 O OE G ┇ ┇ ┇ ┇ ┇ ┇ （ a） （ b） Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 y0 y1 y2 y3 y4 y5 y6 y7 G2A G2B C B A A5 A4 A3 A2 A1 A0 輸入 A5A4A3A2A1A0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 輸出 y7y6y5y
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1