計算機組成原理第八章(存儲版)
【正文】 系統(tǒng) ALU 控制信號 … 1. 用戶可見寄存器 (1) 通用寄存器 三、 CPU 的寄存器 存放操作數(shù) 可作 某種尋址方式所需的 專用寄存器 (2) 數(shù)據(jù)寄存器 存放操作數(shù) （滿足各種數(shù)據(jù)類型） 兩個寄存器拼接存放雙倍字長數(shù)據(jù) (3) 地址寄存器 存放地址 ，其位數(shù)應滿足最大的地址范圍 用于特殊的尋址方式 段基值 棧指針 (4) 條件碼寄存器 存放條件碼 ，可作程序分支的依據(jù) 如 正、負、零、溢出、進位等 2. 控制和狀態(tài)寄存器 (1) 控制寄存器 PC 控制 CPU 操作 (2) 狀態(tài)寄存器 狀態(tài)寄存器 其中 MAR MDR IR 用戶不可見 存放條件碼 PSW 寄存器 存放程序狀態(tài)字 PC 用戶可見 3. 舉例 Z8000 8086 MC 68000 MAR M MDR IR 四、 控制單元 CU 和中斷系統(tǒng) 1. CU 產(chǎn)生全部指令的微操作命令序列 組合邏輯設(shè)計 微程序設(shè)計 硬連線邏輯 存儲邏輯 2. 中斷系統(tǒng) 參見 第四篇 五、 ALU 參見 參見 第六章 指 令 周 期 一、 指令周期的基本概念 1 . 指令周期 取出并執(zhí)行一條指令所需的全部時間 完成一條指令 執(zhí)行 取指、分析 取指階段 取指周期 執(zhí)行階段 執(zhí)行周期 （取指、分析） （執(zhí)行指令） 指令周期 取指周期 執(zhí)行周期 2. 每條指令的指令周期不同 取指周期 指令周期 取指周期 執(zhí)行階段 指令周期 取指周期 執(zhí)行周期 指令周期 NOP ADD mem MUL mem 3. 具有間接尋址的指令周期 4. 帶有中斷周期的指令周期 取指周期 間址周期 指令周期 執(zhí)行周期 取指周期 間址周期 指令周期 執(zhí)行周期 中斷周期 5. 指令周期流程 取指周期 執(zhí)行周期 有間址嗎？ 有中斷嗎？ 間址周期 中斷周期 是 是 否 否 6. CPU 工作周期的標志 CPU 訪存有 4 種性質(zhì) 取 指令 取 地址 取 操作數(shù) 存 程序斷點 取指周期 間址周期 執(zhí)行周期 中斷周期 FE D IND D INT D CLK 1 FE 1 IND 1 EX 1 INT EX D CPU 的 4個工作周期 1. 取指周期數(shù)據(jù)流 二、 指令周期的數(shù)據(jù)流 MDR CU MAR PC IR 存儲器 CPU 地址總線 數(shù)據(jù)總線 控制總線 +1 2. 間址周期數(shù)據(jù)流 MDR CU MAR CPU 地址總線 數(shù)據(jù)總線 控制總線 PC IR 存儲器 3. 執(zhí)行周期數(shù)據(jù)流 4 . 中斷周期數(shù)據(jù)流 不同指令的執(zhí)行周期數(shù)據(jù)流不同 MDR CU MAR CPU 地址總線 數(shù)據(jù)總線 控制總線 PC 存儲器 指 令 流 水 一、如何提高機器速度 1. 提高訪存速度 2. 提高 I/O 和主機之間的傳送速度 ? 提高整機處理能力 高速芯片 Cache 多體并行 多總線 DMA I/O 處理機 通道 高速器件 改進系統(tǒng)結(jié)構(gòu) ，開發(fā)系統(tǒng)的并行性 中斷 3. 提高運算器速度 高速芯片 改進算法 快速進位鏈 二、系統(tǒng)的并行性 時間上互相重疊 2. 并行性的等級 指令級（指令之間） 過程級（程序、進程） 兩個或兩個以上事件在 同一時刻 發(fā)生 兩個或兩個以上事件在 同一時間段 發(fā)生 并行 1. 并行的概念 粗粒度 軟件實現(xiàn) 細粒度 硬件
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1