最新自動(dòng)飲料售賣機(jī)電路設(shè)計(jì)(存儲(chǔ)版)
【正文】 鐘上升沿，分別有三個(gè)half yuan(wu jiao)和一個(gè)one_yuan(yi yuan)高電平，滿足輸出，get、sell_out同時(shí)為高，持續(xù)100ns,表示分別賣出和取飲料信號(hào)。 get=0。 //投入一個(gè)一元硬幣（即：相當(dāng)于跳到兩個(gè)五角硬幣）endhalf: beginif(wu_jiao) s=one。 endendthree: beginif(wu_jiao) //投入五個(gè)五角硬幣（送出飲料）begin sell_out=1。 get=0。電源VCC先通過R9，R10給C3充電，使電容C3從0 V充電到2Vcc／3，接著從2Vcc／3放電到VCC／3，又再?gòu)腣CC／3充電到2Vcc／3，電容C3形成周期性的充放電過程，從而在555的輸出端out形成周期性的矩形脈沖波，構(gòu)成多諧振蕩器。它一般由可嵌入式陣列塊（EAB）、邏輯陣列塊（LAB）、快速互聯(lián)通道(Fast Track)、IO單元（IOE）組成。通過本次設(shè)計(jì)，我們?cè)趯?duì)EDA這門技術(shù)上有了更深刻的認(rèn)識(shí)，也從實(shí)踐的例子中去感受到了EDA設(shè)計(jì)給我們?cè)O(shè)計(jì)帶來的改變與進(jìn)步。當(dāng)年紅軍爬雪山，越草地，與自然做斗爭(zhēng)，冰天雪地的。挫折是一份財(cái)富，經(jīng)歷是一份擁有。 其次，我要感謝幫助過我的同學(xué)，他們也為我解決了不少我不太明白的設(shè)計(jì)上的難題。龍駒老師嚴(yán)謹(jǐn)求實(shí)的治學(xué)態(tài)度，踏實(shí)堅(jiān)韌的工作精神，將使我終生受益。讓我知道了學(xué)無止境的道理。但大家臉上的表情都是欣慰和歡喜的，到底工夫不負(fù)有心人。在設(shè)計(jì)開始前我們對(duì)各個(gè)模塊進(jìn)行了詳細(xì)的分析和設(shè)計(jì)準(zhǔn)備工作，設(shè)計(jì)過程中，我們相互協(xié)調(diào)，積極參與完成技術(shù)實(shí)現(xiàn)的難點(diǎn)。EDA試驗(yàn)箱的實(shí)驗(yàn)：經(jīng)過以上前仿真，綜合，然后布局布線，后仿真，前、后仿真驗(yàn)證成功后，下載到FPGA實(shí)驗(yàn)箱,成功得到led顯示，與上面的仿真波形相對(duì)應(yīng)，與設(shè)計(jì)思想吻合，實(shí)驗(yàn)部分已經(jīng)成功，下面是原理圖的繪制，如圖48所示圖481 原理圖圖482 原理圖FPGA器件介紹 FPGA(Field－Programmable Gate Array)可以達(dá)到比PLD更高的集成度，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展起來的，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。當(dāng)投入五個(gè)五角的硬幣時(shí)，送出一瓶飲料，如圖41圖41 波形圖當(dāng)投入硬幣不足（兩個(gè)五角，一個(gè)一元）時(shí)無飲料送出，如圖42圖42 波形圖當(dāng)投入三個(gè)五角，一個(gè)一元硬幣時(shí)，有飲料送出，如圖43圖43 波形圖投入四個(gè)五角硬幣，一個(gè)一元硬幣時(shí)，有飲料送出，并找回五角硬幣，如圖44圖44 波形圖投入三個(gè)一元硬幣時(shí)有飲料送出且找回五角硬幣，當(dāng)有復(fù)位信號(hào)時(shí)系統(tǒng)強(qiáng)行復(fù)位，此時(shí)無論有無信號(hào)硬幣投入，售賣機(jī)都沒反應(yīng)，如圖45圖45 波形圖 定時(shí)器原理圖多諧振蕩器是一種自激振蕩器，接通電源后不需要外加觸發(fā)信號(hào)便能自動(dòng)產(chǎn)生矩形脈沖。 s=idle。get=1。 if(wu_jiao) s=half。reg[2:0] s。圖32 復(fù)位電路圖系統(tǒng)設(shè)計(jì)詳細(xì)說明 本設(shè)計(jì)由現(xiàn)場(chǎng)可編程門矩陣（FPGA）作為控制芯片，通過Verilog HDL硬件描述語言設(shè)計(jì)，設(shè)計(jì)思想如下：設(shè)每個(gè)時(shí)鐘周期為100ns，開始運(yùn)行100ns系統(tǒng)復(fù)位，到550ns時(shí)，輸入5個(gè)half yuan(wu jiao)信號(hào)，get和sell_out信號(hào)出現(xiàn)告電平，持續(xù)100ns，表示賣出和取飲料信號(hào)。無論用戶使用哪種類型的FPGA芯片,總要涉及到復(fù)位電路的設(shè)計(jì)。程序設(shè)計(jì)思想為：對(duì)輸入信號(hào)采用時(shí)鐘、復(fù)位、一元信號(hào)和五角信號(hào)組合，再通過組合邏輯電路輸出(輸出half /sell dollar和collect)，結(jié)果狀態(tài)。機(jī)器設(shè)計(jì)有2個(gè)投幣孔，可用2個(gè)按鍵來代替。 中國(guó)自1995年以來加速開發(fā)半導(dǎo)體產(chǎn)業(yè)，先后建立了幾所設(shè)計(jì)中心，推動(dòng)系列設(shè)計(jì)活動(dòng)以應(yīng)對(duì)亞太地區(qū)其它EDA市場(chǎng)的競(jìng)爭(zhēng)。為了與臺(tái)灣和美國(guó)的設(shè)計(jì)工程師形成更有力的競(jìng)爭(zhēng)，中國(guó)的設(shè)計(jì)隊(duì)伍有必要引進(jìn)和學(xué)習(xí)一些最新的EDA技術(shù)。在整個(gè)設(shè)計(jì)過程中，自動(dòng)化和智能化程度還不高，各種EDA軟件界面千差萬別，學(xué)習(xí)使用困難，并且互不兼容，直接影響到設(shè)計(jì)環(huán)節(jié)間的銜接。HDL語言使用與設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語言，它能描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式。EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)軟件系統(tǒng)，根據(jù)硬件描述語言HDL（ Hardware Description language）完成的設(shè)計(jì)文件， 是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)?！娟P(guān)鍵詞】EDA技術(shù)、FPGA芯片、源代碼的編寫、仿真Abstract: Based on the EDA technology, Using the FPGA chip design a vending machine, the machine has two slot, can accept a bottle and the coin, yuan, can drink two buttons instead. Also has two output, for a change and output signal hint, respectively, in accordance with the change drinks and design of process, curriculum design, EDA simulation code written before, the prehensive and layo
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1