基于vhdl語言實現(xiàn)數(shù)字電子鐘的設(shè)計(存儲版)
【正文】 begin if(Rst=39。 elsif(Clk1Hz39。 HOUR10=0。 end if。 HOUR10=HOUR10+1。 end if。event and Clk=39。 else SPK=39。 elsif (count = 01) then lamp= 010 。 when 110=Disp_Temp=HOUR1。 end process。 process(Disp_Temp) 顯示轉(zhuǎn)換 begin case Disp_Temp is when 0=Disp_Decode=00111111。 when 8=Disp_Decode=01111111。 ： ： : ：本次選用cyclone系列EP1C3T144C8芯片。另一方面，我們更加對EDA從實踐上更有深刻認(rèn)識。以后我會利用更多時間來學(xué)習(xí)EDA技術(shù)。我先上網(wǎng)找了一些資料和程序，一點點的看，慢慢摸索著學(xué)習(xí)寫語句。設(shè)計結(jié)果達(dá)到要求。 end behave。 when 6=Disp_Decode=01111101。 end if。 when 000=Disp_Temp=SEC1。 end process 。 if (rising_edge(clk1Hz)) then count = count + 1。 end if。 end process。 end if。 if(MIN10=5) then MIN10=0。 if(MIN10=5) then MIN10=0。 HOUR10=HOUR10+1。 HOUR1=0。 end process。 signal lamp :std_logic_vector(2 downto 0)。 signal Disp_Decode : std_logic_vector(7 downto 0)。 時鐘輸入 Rst : in std_logic。2．具有驅(qū)動8位八段共陰掃描數(shù)碼管的片選驅(qū)動信號輸出和八段字形譯碼輸 出。Clk作為秒脈沖，reset復(fù)位，setmin用于調(diào)整分鐘，接按鍵，enmin是當(dāng)秒計數(shù)記到59后產(chǎn)生分脈沖，秒計數(shù)重新從0開始計數(shù)。（4）采用點陣式數(shù)碼管顯示，點陣式數(shù)碼管是由八行八列的發(fā)光二極管組成，對于顯示文字比較適合,如采用在顯示數(shù)字顯得太浪費(fèi),且價格也相對較高,LED數(shù)碼管價格適中,對于顯示數(shù)字最合適,但無法顯示圖形文字，在顯示星期是也只能用數(shù)字表示，而且采用動態(tài)掃描法與單片機(jī)連接時,在編程時比較復(fù)雜。通過參考EDA課程設(shè)計指導(dǎo)書，現(xiàn)有以下方案：：時鐘信號，清零按鍵，調(diào)時按鍵，調(diào)分按鍵；輸出端口有：用于接數(shù)碼管的八段碼輸出口，掃描用于顯示的六個數(shù)碼管的輸出口。?。坳P(guān)鍵字］：EDA技術(shù)；VHDL語言；數(shù)字鐘 EDA技術(shù)作為現(xiàn)代電子設(shè)計技術(shù)的核心，它依賴強(qiáng)大的計算機(jī)，在EDA工具軟件平臺上，對以硬件描述語言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、邏輯簡化、邏輯分割、邏輯綜合，以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。40回答問題情況回答問題準(zhǔn)確，基本概念清楚，有理有據(jù)，有一定深度。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。設(shè)計要求（1）具有時、分、秒計數(shù)顯示功能。（2） 顯示模塊。四．實驗原理：1. 實驗主控系統(tǒng)原理圖 ：
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1