【正文】 成200ms脈寬的方波低電平復(fù)位脈沖。表3 1 EP2C8Q208CN 的硬件資源邏輯單元 8256M4K RAM塊（4kb）36總比特?cái)?shù)1658881818乘法器18PLL2最多用戶I/O管腳數(shù)182差分通道77多達(dá)182個(gè)可配置的I/O口，可以很方便地用于并行接口擴(kuò)展，降低了DSP在接口通信方面的開銷；豐富的片上存儲資源支持多種應(yīng)用方式和數(shù)字信號處理的實(shí)現(xiàn)；支持單線和低電壓差分等多種I/O通信電平標(biāo)準(zhǔn)，、LVDS、RSDS、HSTL等近20種通信電平標(biāo)準(zhǔn)。本系統(tǒng)選定的配置芯片EPCS4支持AS和基于JTAG兩種配置模式。為了保證FPGA全資源運(yùn)行時(shí)能有足夠的功率供給，所以兩個(gè)電源適配芯片均有備份，且二者并聯(lián)。外部電源的輸入由自鎖開關(guān)通斷，經(jīng)由肖特基整流二極管，防止操作失誤正負(fù)反接造成系統(tǒng)不可逆的損傷，以LED指示輸出電源是否正常。A+/、B+/(SLO+/)、Z+/ (MA+/)信號在線纜上傳輸?shù)倪^程都是差分信號的形式，所以信號在線纜上傳輸前后都要進(jìn)行雙線差分信號與單線信號的轉(zhuǎn)換。圖3 15 綜合應(yīng)用模塊eCAN接口設(shè)計(jì)與SCI和CAN的旨在系統(tǒng)間互聯(lián)不同，SPI和I2C的通信屬于芯片級的數(shù)據(jù)交換，通信無需電平轉(zhuǎn)換，因此也就無需外部的功能芯片，只要引出相應(yīng)功能引腳即可，如圖316所示。本節(jié)主要內(nèi)容是基于以太網(wǎng)協(xié)議專用接口芯片（以下簡稱接口芯片）的以太網(wǎng)通信模塊的設(shè)計(jì)。那么模塊卡上就無需其他電源芯片，本系統(tǒng)就采用這種設(shè)計(jì)，因此電源模塊只有解耦電容連接和數(shù)模電源分離，此處不贅述。同時(shí)MAGJACK上還有黃綠兩個(gè)LED通信狀態(tài)提示燈，通過接口芯片的專用信號輸出引腳對其進(jìn)行驅(qū)動，如圖321所示。利用QuartusII進(jìn)行FPGA開的完整流程如圖41所示。以下各模塊的設(shè)計(jì)過程中，現(xiàn)時(shí)有硬件實(shí)現(xiàn)條件的則給予硬件調(diào)試結(jié)果與性能，暫時(shí)沒有硬件實(shí)現(xiàn)條件的則通過仿真結(jié)果驗(yàn)證模塊功能的可靠與真實(shí)性。表4 1 DSP與FPGA通信模塊信號線功能信號名稱與DSP對應(yīng)引腳功能rwindic任意GPIODSP讀寫操作前的預(yù)先通知，讓下位功能塊做好接收或發(fā)送數(shù)據(jù)的準(zhǔn)備rwsynXR//W(GPIO35)DSP輸出的讀寫操作的觸發(fā)信號addr[2..0]XA[2..0]下位模塊地址，通過譯碼器譯出塊選信號‘000’表示無功能塊被選中data[31..0]XD[31..0]數(shù)據(jù)rwrequXINT1功能塊的讀寫請求中斷輸出，以此請求DSP的讀寫操作requ[2..0]任意GPIO指示請求通信中斷的模塊 按圖43所示設(shè)計(jì)各代碼塊的功能后下載到FPGA后，實(shí)際調(diào)試結(jié)果顯示該模塊運(yùn)行可靠，受控性良好，可以實(shí)現(xiàn)DSP與FPGA之間的高速數(shù)據(jù)交互。 Biss通信速率的確定 BissC通信的速度主要取決于通信主控端輸出的MA時(shí)鐘信號頻率。這樣就確保了由MA信號驅(qū)動的光柵輸出信號能夠被FPGA內(nèi)部的信號讀取模塊正確捕捉。的方脈沖信號，經(jīng)過QEP(正交解碼)電路，可以獲得編碼器轉(zhuǎn)軸轉(zhuǎn)動方向信號和四倍于A/B的脈沖信號，這樣就提高了位置測量分辨率。對本模塊進(jìn)行時(shí)序仿真，結(jié)果如圖49和410所示，上面圖為正向轉(zhuǎn)動時(shí)計(jì)數(shù)器加，下圖反向轉(zhuǎn)動計(jì)數(shù)器減，過零時(shí)計(jì)數(shù)結(jié)果自動歸零，CLR引腳可以有效進(jìn)行清零。 初始化完成之后就要分步驟進(jìn)行如下操作：片選，Bank選定，選定Bank的行尋址激活，兩個(gè)時(shí)鐘周期之后進(jìn)行列地址的尋址激活。10V，控制簡單。 如圖417所示，由閘門時(shí)間輸出單元輸出目標(biāo)測量時(shí)間——閘門時(shí)間Tgate，但是其實(shí)際測量時(shí)間Ttri不是固定的，是由被測脈沖f1經(jīng)D觸發(fā)器對外部輸入Tgate隨機(jī)觸發(fā)而得的，如圖中所示這保證了Ttri是1/f1的整數(shù)倍，Tgate不包含可計(jì)算信息，避免了因?yàn)椴煌蕉鴮?dǎo)致的頻率計(jì)數(shù)時(shí)間內(nèi)的計(jì)數(shù)結(jié)果包含177。 基于DDFS技術(shù)的信號發(fā)生模塊 DDFS原理簡介信號發(fā)生功能在工程中應(yīng)用廣泛，如正弦信號最典型的應(yīng)用是對某未知系統(tǒng)進(jìn)行掃頻以測試其傳輸特性然后可以獲得該系統(tǒng)的模型。根據(jù)式（410），當(dāng)不變時(shí)，改變輸出信號的頻率的方式有兩種： （1）在基準(zhǔn)時(shí)鐘信號頻率確定的情況下，通過改變M的大小，就可以改變輸出正弦信號的頻率，M又稱頻率控制字；（2）在相位步增量M一定的情況下，通過改變基準(zhǔn)頻率來改變信號的頻率，且二者呈線性關(guān)系。FPGA中的實(shí)現(xiàn)的是相位累加器部分和幅值查找表。FPGA中的設(shè)計(jì)難點(diǎn)是通過60M的工作頻率獲。TLC7226是四通道八位快速AD，按供電電源不同其工作頻率也不同，但是總能達(dá)到兆級速度；MAX280是截止頻率外部可調(diào)的五階LPF。三者發(fā)生原理相近，下面就正弦信號發(fā)生模塊為例進(jìn)行闡述。通過增大參考信號頻率的值可以減小這種誤差、提高測量精度，但是的提高會受到兩個(gè)因素的限制：計(jì)數(shù)器的工作頻率和計(jì)數(shù)字長增大導(dǎo)致的測量時(shí)間增長。圖4 16 AD976控制模塊仿真結(jié)果 TLC7226 控制模塊的實(shí)現(xiàn) TLC7226為4通道，8位并行輸入DA轉(zhuǎn)換器，其控制簡單，此處不單獨(dú)介紹。圖4 13K4S641632控制模塊仿真邏輯圖 外部AD/DA擴(kuò)展模塊本模塊擴(kuò)展了兩種數(shù)模轉(zhuǎn)換器件的操作接口，分別是AD976和TLC7226。然后通過MRS命令來對K4S641632的模式寄存器進(jìn)行設(shè)置，執(zhí)行MRS操作期間A9A0引腳復(fù)用為寄存器設(shè)置數(shù)據(jù)輸入功能。計(jì)數(shù)器功能塊是用VHDL語言編寫的帶計(jì)數(shù)方向和異步清零控制功能的計(jì)數(shù)器，它的計(jì)數(shù)結(jié)果代表編碼器的當(dāng)前絕對位置值。用嵌入式邏輯分析儀SignalTapII進(jìn)行硬件實(shí)時(shí)仿真，運(yùn)行結(jié)果如圖47所示，其中SLO_ack、SLO_ready、 SLO_start 和SLO_zero為內(nèi)部邏輯測試信號。由表42知，信號在在電纜中傳輸所經(jīng)歷的來回行程（例如，從主伺服到光柵，再回到主伺服）延遲約為10ns/m，光柵內(nèi)的內(nèi)部傳播延遲 （44）。其中：“MA” —將位置采集請求和速率信息（時(shí)鐘）從主接口傳輸?shù)焦鈻? “SLO”—將位置數(shù)據(jù)從光柵傳輸?shù)脚cMA同步的主接口 獲取26bit位置數(shù)據(jù)后就可以通過簡單的換算得到當(dāng)前角度位置。同時(shí)還擴(kuò)展了一個(gè)專用接口和兩個(gè)通用接口，通過專用差分信號轉(zhuǎn)換接口可以與外部連接的某型號編碼器和光柵模塊進(jìn)行數(shù)據(jù)交互，通過通用接口能夠與外部擴(kuò)展的存儲器、AD/DA器件、測頻信號調(diào)制電路等通信。QuartusII是Altera開發(fā)的綜合性可編程邏輯器件EDA環(huán)境，延續(xù)了其上一代軟件MAX+PLUS II的眾多優(yōu)點(diǎn)，支持原理圖、VHDL、Verilog以及AHDL（Altera企業(yè)級標(biāo)準(zhǔn)的硬件描述語言）等多種設(shè)計(jì)輸入形式，可以完成從設(shè)計(jì)輸入、下載到硬件測試整個(gè)開發(fā)流程[24]，同時(shí)QuartusII也對LeonardoSpectum、SynplifyPro、Modelsim第三方EDA工具提供了良好支持。 表3 3 PHY模式設(shè)置OP_MODE[3][2][1][0]描述000000010010其它保留模塊卡與外部主機(jī)微控制器的通信接口主要信號線有：16位數(shù)據(jù)線、10位地址線、8/16數(shù)據(jù)位寬選擇、芯片復(fù)位、讀寫邏輯、芯片片選和外部中斷觸發(fā)。具體設(shè)計(jì)電路如圖320和321所示。圖3 18 功能應(yīng)用模塊DSP和FPGA連接方式 以太網(wǎng)通信模塊的設(shè)計(jì)雖然以太網(wǎng)通信模塊不屬于數(shù)據(jù)采集控制卡的部分，但是其應(yīng)用與測控卡緊密相連，所以將其硬件電路的設(shè)計(jì)歸入本章。SCI端口芯片選擇MAXIM公司的MAX3232D，傳輸速率高達(dá)250Kbps，通過DB9的母口與外界通信，電路設(shè)計(jì)如圖314。DR9各個(gè)針對應(yīng)兩種位置量獲取接口的引腳連接如表32所示。 綜合應(yīng)用模塊電路設(shè)計(jì)和聯(lián)調(diào)完成DSP和FPGA最小模塊的設(shè)計(jì)之后，還需要一個(gè)綜合應(yīng)用模塊來完成二者的連接和外圍功能擴(kuò)展，將三者聯(lián)系起來就構(gòu)成了整個(gè)數(shù)據(jù)采集卡的硬件部分。 （31）圖3 7 FPGA最小系統(tǒng)電源設(shè)計(jì)，所以此處R5取為0Ω。 調(diào)試與配置接口圖3 6 FPGA的邏輯配置與硬件調(diào)試接口FPGA的邏輯輸入有兩個(gè)階段：燒寫（programme）和配置（configurate），前者是將調(diào)試完畢的邏輯燒寫到掉電不丟失的存儲器中，后者是上電后從非易失性存儲器中讀出邏輯形成特定的內(nèi)部硬件連接。 FPGA模塊電路設(shè)計(jì) FPGA及邏輯配置芯片選型EP2C8是Cyclone系列FPGA的第二代芯片，兼具了高集成度與低功耗特性。同時(shí)，根據(jù)信號完整性理論[34]，信號在不均勻傳輸線中傳遞時(shí)會有一定能量比例的頻分量反射，而均勻傳輸線圖3 5 DSP最小系統(tǒng)模塊時(shí)鐘及復(fù)位電路的現(xiàn)實(shí)不存在性必然會導(dǎo)致時(shí)鐘信號由晶振到DSP的傳輸過程中存在一定的反射，所以本系統(tǒng)晶振的輸出串入一個(gè)低阻值的電阻R6，這樣可以有效衰減反射信號。對于可調(diào)輸出端。圖3 1 數(shù)據(jù)采集控制卡功能構(gòu)成系統(tǒng)電路設(shè)計(jì)EDA環(huán)境為Altium Designer[35]，AD為Protel系列的最新版本，在延續(xù)Protel系列電子電路設(shè)計(jì)軟件簡單易用、界面友好、功能全面等特點(diǎn)的同時(shí)，更加注意電路仿真、信號完整新分析、聯(lián)合開發(fā)、第三方文件的識別、庫設(shè)計(jì)方面的合理性升級，而且它增加的一些順應(yīng)現(xiàn)代電子電路最新成果的功能也使其時(shí)刻保持在廣大電路研發(fā)人員中的較高的認(rèn)可度與使用率，如FPGA的仿真、硬件描述語言與C語言的支持等。 測控軟件功能需求測控軟件的架構(gòu)如圖21所示，根據(jù)背景項(xiàng)目需求，其功能可以細(xì)化為如下幾方面：（1）通過以太網(wǎng)與數(shù)據(jù)采集控制卡通訊，進(jìn)行大量數(shù)據(jù)的高速傳輸；（2）嵌入式控制卡的初始化配置，測控任務(wù)的設(shè)置，適用于不同測試方案；（3）接收現(xiàn)場測控端的實(shí)時(shí)數(shù)據(jù)并加以顯示，顯示方式要包括曲線和列表；（4）測控任務(wù)啟動與停止具有人工可操作性，可以兼顧多測控通道，且其配置獨(dú)立，可以對已有數(shù)據(jù)通道進(jìn)行刪減或設(shè)置；（5）測試配置文件要有獨(dú)立存儲格式，以便下次識別調(diào)用；（6）填寫測試報(bào)告相關(guān)信息，測試文件名，測試人員姓名，測試日期，測試摘要信息等，點(diǎn)擊確定后就可以在與測控卡通訊的同時(shí)，把需要保存的測試數(shù)據(jù)保存到文件數(shù)據(jù)庫中；（7）通過數(shù)據(jù)庫對測試數(shù)據(jù)進(jìn)行檢索，在測控軟件通過相關(guān)命令能夠找到測試數(shù)據(jù)中任意測試文件，查看相關(guān)信息，以便對測試數(shù)據(jù)進(jìn)行后續(xù)分析處理；（8）安全保護(hù)與故障診斷，通過安全邏輯判斷，對系統(tǒng)采取相應(yīng)的措施,如進(jìn)行急停、斷電等。FPGA最大特點(diǎn)是現(xiàn)場可編程，這就相當(dāng)于在一個(gè)芯片的尺寸空間內(nèi)擁有了可以任意變化的數(shù)據(jù)處理電路，而且速度級別都是硬件級的。同時(shí)從可靠性角度出發(fā)，我們應(yīng)該將已有的成熟的高速數(shù)據(jù)傳輸手段從可應(yīng)用性和兼容性方面考慮做出簡化并廣泛推廣。每個(gè)測控終端通過以太網(wǎng)通訊模塊擴(kuò)展以太網(wǎng)接口，由點(diǎn)及面，以上位主控機(jī)為中心拓?fù)涑梢粋€(gè)以太網(wǎng)網(wǎng)絡(luò)，實(shí)現(xiàn)上位機(jī)與測控終端的數(shù)據(jù)交互，滿足了大數(shù)據(jù)量與較高實(shí)時(shí)性的要求。第三章， 系統(tǒng)硬件設(shè)計(jì)部分，包括DSP最小系統(tǒng)模塊、FPGA最小系統(tǒng)模塊和綜合應(yīng)用模塊在內(nèi)的數(shù)據(jù)測量控制卡和以太網(wǎng)通信模塊的主要芯片選型和具體電路設(shè)計(jì)、注意事項(xiàng)和調(diào)試方法及結(jié)果。網(wǎng)絡(luò)化測控系統(tǒng)以其多任務(wù)、網(wǎng)絡(luò)化、易于開發(fā)的特點(diǎn)，已成為現(xiàn)代工控領(lǐng)域的總體發(fā)展趨勢。隨著以太網(wǎng)技術(shù)的不斷完善，基于以太網(wǎng)的網(wǎng)絡(luò)化運(yùn)動控制系統(tǒng)必將有更廣闊的應(yīng)用前景。網(wǎng)絡(luò)化虛擬儀表，電子通信、傳感器、信號處理、網(wǎng)絡(luò)和現(xiàn)場總線等技術(shù)不斷取得的新成果很快應(yīng)用到虛擬儀器領(lǐng)域中，虛擬儀器技術(shù)融合網(wǎng)絡(luò)化技術(shù)就形成了網(wǎng)絡(luò)化虛擬儀器技術(shù)[9]。圖1 1測量儀器發(fā)展歷程示意圖模擬化儀器，儀器儀表內(nèi)的實(shí)現(xiàn)原理均基于模擬電子技術(shù)與理論，形式固定，升級成本高，使用不便，已經(jīng)逐漸被淘汰。 Embedded control。網(wǎng)絡(luò)通信模塊是其它兩個(gè)模塊與系統(tǒng)下位各測控端點(diǎn)聯(lián)系的通道，執(zhí)行以太網(wǎng)通信功能；實(shí)時(shí)監(jiān)控模塊是測控軟件的核心，對其它兩模塊有控制、調(diào)用與配置的權(quán)利，為操作者表達(dá)功能需求實(shí)現(xiàn)測控功能提供操作接口；數(shù)據(jù)后臺處理模塊根據(jù)監(jiān)控模塊的控制、通過文件型數(shù)據(jù)庫對測控?cái)?shù)據(jù)進(jìn)行管理。系統(tǒng)的設(shè)計(jì)目標(biāo)是：滿足多受控系統(tǒng)同步的需要，搭建具有網(wǎng)絡(luò)化、可擴(kuò)展化、大數(shù)據(jù)帶寬特點(diǎn)的，應(yīng)用領(lǐng)域相對廣泛的測控平臺系統(tǒng)，實(shí)現(xiàn)信息的遠(yuǎn)程通信、測控功能的嵌入式實(shí)現(xiàn)、操作界面的虛擬化呈現(xiàn)。本課題結(jié)合網(wǎng)絡(luò)化虛擬儀器和嵌入式控制系統(tǒng)的特點(diǎn)與優(yōu)勢，設(shè)計(jì)實(shí)現(xiàn)了具有網(wǎng)絡(luò)通信功能和遠(yuǎn)程信號采集及控制功能的網(wǎng)絡(luò)化測控系統(tǒng)。三者既有緊密聯(lián)系的數(shù)據(jù)交互，又有相對獨(dú)立的功能執(zhí)行。 Signal acquisition。 測量技術(shù)發(fā)展概述隨著測量技術(shù)的應(yīng)用領(lǐng)域越來越廣，測量儀器儀表得到了快速的發(fā)展[6]，近代測量儀器大致經(jīng)歷了如圖11所示的幾個(gè)發(fā)展階段[1][2][4]。虛擬儀器的功能擴(kuò)展與更新成本較低，業(yè)界領(lǐng)先的NI公司的虛擬儀器軟件平臺的接口已經(jīng)形成標(biāo)準(zhǔn)，可以輕松實(shí)現(xiàn)多個(gè)測量功能的單機(jī)集成。測量儀器儀表的虛擬化和網(wǎng)絡(luò)化已經(jīng)成為現(xiàn)代儀器科學(xué)的發(fā)展趨勢，今后的測量儀器將可以簡單通過一公式以概之——“儀器” 控制系統(tǒng)現(xiàn)狀分析現(xiàn)代控制系統(tǒng)在歷經(jīng)了集散控制、現(xiàn)場總線控制階段后正逐步走向網(wǎng)絡(luò)化控制，其中通過以太網(wǎng)實(shí)現(xiàn)的網(wǎng)絡(luò)化控制系統(tǒng)以其無與倫比的數(shù)據(jù)傳輸帶寬、協(xié)議支持的廣泛性、對工業(yè)現(xiàn)場的適應(yīng)性和高可靠性已經(jīng)得到越來越多的關(guān)注和應(yīng)用[13]。 課題來源及主要內(nèi)容網(wǎng)絡(luò)化已成為當(dāng)今測量與控制領(lǐng)域的共同發(fā)展趨勢，隨著DSP、FPGA/CPLD、ARM等高性能數(shù)據(jù)處理及控制芯片的相繼出現(xiàn)，設(shè)計(jì)實(shí)現(xiàn)能同時(shí)擔(dān)任數(shù)據(jù)測量與運(yùn)動控制等多重任務(wù)的網(wǎng)絡(luò)化嵌入式測控系統(tǒng)已經(jīng)成為可能。第二章， 測控系統(tǒng)整體設(shè)計(jì)方案，介紹了系統(tǒng)架構(gòu)，各模塊的功能分配,以太網(wǎng)、數(shù)據(jù)庫的選型，并細(xì)化列出了上位機(jī)測控軟件的