【正文】 于BissC協(xié)議的絕對(duì)位置信號(hào)獲取 用VHDL語言編寫絕對(duì)式BissC光柵信號(hào)解碼模塊，其基本邏輯流程如圖46所示。通過FPGA內(nèi)部的計(jì)數(shù)邏輯，我們就可以得到表示當(dāng)前位置信號(hào)的計(jì)數(shù)值，同時(shí)，為了指示零位，編碼器每周還會(huì)輸出一個(gè)零位脈沖Z，用以計(jì)數(shù)器清零。圖4 9 光電編碼器信號(hào)解碼模塊硬件仿真結(jié)果圖圖4 10光電編碼器信號(hào)解碼模塊硬件仿真結(jié)果圖經(jīng)過實(shí)際測(cè)試，光電編碼器信號(hào)解碼模塊可以正確讀取LECS15000BM型編碼器的信號(hào)，性能良好。注：行地址與列地址線是分時(shí)復(fù)用的，且無相關(guān)的外部切換控制引腳，K4S641632是通過一定時(shí)間的等待之后自動(dòng)實(shí)現(xiàn)引腳功能切換的。對(duì)該外擴(kuò)模塊的設(shè)計(jì)如圖414所示，各引腳功能如表45所示。1個(gè)被測(cè)信號(hào)的計(jì)數(shù)誤差。本功能模塊實(shí)現(xiàn)了幾種常用信號(hào)正弦波、鋸齒波、三角波、方波的發(fā)生功能。正弦信號(hào)的幅值就是當(dāng)前相位值的函數(shù)，得到當(dāng)前相位就可以計(jì)算當(dāng)前幅值。本設(shè)計(jì)的ROM的存儲(chǔ)器地址N=幅值數(shù)據(jù)位Q=8，由于本模塊的設(shè)計(jì)的周期細(xì)分?jǐn)?shù)為26=64份，當(dāng)M增大時(shí)，信號(hào)的復(fù)現(xiàn)質(zhì)量會(huì)有很大影響。本系統(tǒng)對(duì)其設(shè)計(jì)采用一種首創(chuàng)的小頻差方法，設(shè)計(jì)原理如下： 設(shè)有兩個(gè)周期分別為和的信號(hào)，且，則有是的小數(shù)倍，對(duì)取整得整數(shù)，關(guān)系如式（412）所示， （412）、分別是兩信號(hào)的頻率值。 CCS環(huán)境下DSP測(cè)控功能的實(shí)現(xiàn)上一節(jié)敘述了基于FPGA的各種功能的實(shí)現(xiàn)，F(xiàn)PGA作為DSP執(zhí)行測(cè)控任務(wù)的強(qiáng)大助手，其正常工作要靠DSP的合理控制，因此基于DSP的測(cè)控端通信程序的設(shè)計(jì)開發(fā)尤顯重要。功能化配置即根據(jù)硬件功能對(duì)用到的DSP片上資源進(jìn)行使能及配置，如各個(gè)外設(shè)的時(shí)鐘設(shè)定、相關(guān)GPIO的功能復(fù)用選擇、設(shè)置相關(guān)中斷等。要實(shí)現(xiàn)程序的搬移，合理分配各程序段的加載與執(zhí)行空間。當(dāng)DSP通過以太網(wǎng)模塊與上位主機(jī)進(jìn)行基于TCP協(xié)議的通信時(shí)，上位主機(jī)內(nèi)執(zhí)行TCP服務(wù)端程序，即上位機(jī)監(jiān)聽下位測(cè)控卡的連接請(qǐng)求，測(cè)控端采用TCP客戶端模式，DSP內(nèi)的程序流程如圖426所示。DSP內(nèi)程序的通信流程如圖429所示。數(shù)據(jù)后臺(tái)處理模塊根據(jù)監(jiān)控模塊的控制、通過文件型數(shù)據(jù)庫對(duì)測(cè)控?cái)?shù)據(jù)進(jìn)行管理，典型功能如對(duì)實(shí)時(shí)測(cè)控?cái)?shù)據(jù)進(jìn)行高速存儲(chǔ)、對(duì)歷史數(shù)據(jù)進(jìn)行快速檢索以供分析等[47]?！靶盘?hào)測(cè)量”只啟動(dòng)系統(tǒng)的測(cè)量功能；“運(yùn)動(dòng)控制”則系統(tǒng)功能全面初始化、使能；“文件處理”則為非聯(lián)網(wǎng)工作方式，不連接現(xiàn)場(chǎng)測(cè)控卡，只進(jìn)行對(duì)以往數(shù)據(jù)的處理分析。當(dāng)功能類型為“運(yùn)動(dòng)。以上新建信息以“”文件的形式放置在選定的工程文件夾下，意為project configuration。網(wǎng)絡(luò)通信模塊是其它兩個(gè)模塊與系統(tǒng)下位各測(cè)控端點(diǎn)的聯(lián)系通道，執(zhí)行以太網(wǎng)通信功能，具體見圖21。 DSP對(duì)FPGA測(cè)控功能的控制圖4 29 DSP對(duì)FPGA測(cè)控功能的控制 FPGA上的各個(gè)功能模塊是靠DSP分發(fā)命令碼來啟動(dòng)執(zhí)行的，不同功能塊的有不同功能命令碼定義。圖4 28 上位機(jī)環(huán)境下通過命令行執(zhí)行程序獲取網(wǎng)絡(luò)信息下位測(cè)控卡的IP地址在固化程序時(shí)已經(jīng)設(shè)為定值，上位測(cè)控系統(tǒng)將會(huì)通過其IP地址來辨別測(cè)控卡編號(hào)，根據(jù)實(shí)驗(yàn)室IP段，各卡IP分配為如表47所示，暫時(shí)設(shè)定系統(tǒng)的聯(lián)網(wǎng)能力為15個(gè)現(xiàn)場(chǎng)測(cè)控端。圖4 25 DSP與以太網(wǎng)通信模塊的連接圖在對(duì)通信模塊進(jìn)行初始化設(shè)置之后，就可以通過以太網(wǎng)通信模塊進(jìn)行基于TCP或者UDP協(xié)議的通信。為了實(shí)現(xiàn)程序的遷移，首先要對(duì)程序模板進(jìn)行一些改動(dòng)：將看門狗操作設(shè)置在程序遷移之前進(jìn)行、添加代碼轉(zhuǎn)移函數(shù)、程序開始入口由主函數(shù)改為代碼轉(zhuǎn)移函數(shù)。然后根據(jù)以太網(wǎng)模塊的外接情況判斷測(cè)控系統(tǒng)是測(cè)控卡單卡獨(dú)立運(yùn)行還是多卡聯(lián)網(wǎng)運(yùn)行。QuartusII可以根據(jù)片上硬件資源，幫助開發(fā)者通過專用工具軟件DSP Builder設(shè)計(jì)有一定算法功能的FPGA片上數(shù)據(jù)處理器。設(shè)計(jì)MAX280的低通濾波截止頻率為200KHZ。它們的控制方法和電路設(shè)計(jì)簡(jiǎn)單，此處不做介紹。一個(gè)幅值歸一、初始相位為零、單頻的簡(jiǎn)單正弦信號(hào)可表示為 （46）對(duì)其以Tc為周期進(jìn)行采樣，則其離散化的波形序列為 （47）即相位序列為 （48）可得每步的相位增量為 （49）將2π分成等份作為最小量化單位，假設(shè)隨著序列自變量n的增加，相位的變化為：每次增加M個(gè)等份，即相位增量為 （410）由(49)和(410)兩式可得 （411）根據(jù)香濃采樣定理，必須有，則有。所以在測(cè)量時(shí)實(shí)性和測(cè)量精度方便要權(quán)衡利弊，做好取舍。 多周期等精度同步測(cè)頻模塊 測(cè)頻原理傳統(tǒng)的基于T法和M法的測(cè)頻方法有很明顯的應(yīng)用局限和測(cè)頻誤差，本節(jié)介紹了一種多周期等精度同步測(cè)頻法的測(cè)頻原理，并在FPGA中得以實(shí)現(xiàn)[38][39]。 AD976 控制模塊的實(shí)現(xiàn) AD976是轉(zhuǎn)換頻率可達(dá)100KSPS的高速16位并行輸出AD轉(zhuǎn)換器，單端5V供電，測(cè)量電壓范圍可達(dá)177。模式寄存器的位含義見表，本系統(tǒng)將其設(shè)為‘000000100010’，即突發(fā)傳輸為4，CAS延時(shí)期為2。當(dāng)外部有讀取通知時(shí)，鎖存器將計(jì)數(shù)器當(dāng)前計(jì)數(shù)值鎖存，防止在讀取操作時(shí)計(jì)數(shù)值變化造成的誤讀。 圖4 6 BissC信號(hào)讀取模塊邏輯流程圖圖4 7 光柵BissC通信硬件測(cè)試邏輯結(jié)果 光電編碼器信號(hào)解碼模塊 傳統(tǒng)的光電編碼器，一般通過A、B、Z三路輸出表示轉(zhuǎn)軸位置，其中A、B為相位相差90176。綜合考慮而這的延遲，取。26bit的位置數(shù)據(jù)可得光柵位置檢測(cè)分辨率為 （41） ，不會(huì)使系統(tǒng)的控制精度在理論上受限。功能塊7，如果某一功能塊未分配任務(wù)，則數(shù)據(jù)輪詢時(shí)對(duì)其缺省；②任務(wù)輪放、中斷輪詢，當(dāng)某些任務(wù)實(shí)時(shí)性要求比較強(qiáng)時(shí)，DSP接受XINT1引腳的中斷請(qǐng)求[29]，并通過查詢r(jià)equ[2..0]的信息以執(zhí)行對(duì)相應(yīng)功能塊的讀寫操作。這些功能塊極大提升了測(cè)控系統(tǒng)的信號(hào)測(cè)量和控制能力，方便了以本測(cè)控系統(tǒng)為平臺(tái)開展各種實(shí)驗(yàn)與工程應(yīng)用。QuartusII豐富的LPM宏功能模塊是Altera團(tuán)隊(duì)開發(fā)的成熟的底層功能模塊，構(gòu)建復(fù)雜高級(jí)系統(tǒng)時(shí)充分利用這些模塊可以有效提高系統(tǒng)穩(wěn)定性、縮短開發(fā)周期、簡(jiǎn)化設(shè)計(jì)的復(fù)雜度。與MAGJACK接口的連接形式固定，對(duì)兩對(duì)四線的差分線要通過電阻和電容濾波電路提高信號(hào)質(zhì)量。 電源構(gòu)成和時(shí)鐘生成，可以直接對(duì)其解耦和數(shù)模分離后重新引入芯片供電端，這極大簡(jiǎn)化了電源部分的設(shè)計(jì)。測(cè)控卡的工作模式有兩種：一種是單卡執(zhí)行測(cè)控工作；另一種是多卡通過以太網(wǎng)通信模塊構(gòu)成網(wǎng)絡(luò)，聯(lián)網(wǎng)運(yùn)行。圖3 14 綜合應(yīng)用模塊SCI接口設(shè)計(jì)CAN通信芯片為SN65HVD232，它是為遵循ISO11898標(biāo)準(zhǔn)的CAN物理層通信而設(shè)計(jì)的專用芯片，可達(dá)1Mbps的通信速率，電路設(shè)計(jì)如圖315所示。表3 2兩種位置傳感器件通訊接口引腳對(duì)應(yīng)表圓光柵（絕對(duì)）編碼器（增量）1NCA+2NCA3SLO+B+4SLOB55V5V6MA+Z+7MAZ85V5V9GNDGND圖3 12 A/B/Z和MA/SLO信號(hào)的差分轉(zhuǎn)換電路具體的電路實(shí)現(xiàn)如圖312所示。圖3 10 綜合應(yīng)用模塊的電源設(shè)計(jì)如圖310所示，當(dāng)DSP和FPGA模塊卡插接到綜合應(yīng)用模塊時(shí)系統(tǒng)將會(huì)有較大的功率需求，所以兩款電源芯片的封裝選擇為TO220，以便安裝散熱片。無需外部電阻調(diào)校。Cyclone II系列FPGA的邏輯配置方法較為靈活豐富，根據(jù)外圍配置芯片及電路的不同，其配置模式也分為主動(dòng)模式（AS）、被動(dòng)模式（PS）和基于JTAG模式三種。EP2C8系列FPGA器件擁有較豐富的片上資源，綜合本系統(tǒng)的功能要求，權(quán)衡了片上邏輯資源、芯片引腳數(shù)及尺寸等因素，選擇的芯片型號(hào)為EP2C8系列中的EP2C8Q208C8N，資源如表31所示。 復(fù)位電路部分28335對(duì)復(fù)位信號(hào)要求比較嚴(yán)格，如果復(fù)位信號(hào)出現(xiàn)尖峰毛刺，頻繁復(fù)位容易對(duì)器件造成損傷。系統(tǒng)內(nèi)兼有模擬、數(shù)字信號(hào)，為了降低數(shù)字信號(hào)對(duì)模擬信號(hào)的串?dāng)_，電源方面需要采取有效的屏蔽措施。 數(shù)據(jù)采集控制卡硬件電路設(shè)計(jì) DSP模塊電路設(shè)計(jì) TMS320F28335介紹TMS320F28335是美國德州儀器公司最新推出的一款帶有浮點(diǎn)處理器(FPU)的新一代高性能數(shù)字信號(hào)控制器[25]，對(duì)已經(jīng)在廣泛領(lǐng)域中得到應(yīng)用的定點(diǎn)DSP TMS320F2812在性能方面有全面的改進(jìn)。 系統(tǒng)將采用功能強(qiáng)大、使用方便的VC語言為開發(fā)環(huán)境，搭建一個(gè)軟件平臺(tái)，并在其中搭載各功能塊。FPGA的觸發(fā)器資源豐富，內(nèi)部數(shù)據(jù)流并行，非常適合總線譯碼、外部中斷觸發(fā)的擴(kuò)展及大量數(shù)據(jù)的并行處理。本系統(tǒng)的嵌入式數(shù)據(jù)采集控制卡可以很好地完成實(shí)時(shí)測(cè)控功能，網(wǎng)絡(luò)通信主要進(jìn)行大量數(shù)據(jù)的高速傳輸，對(duì)實(shí)時(shí)性要求不高，綜合考慮這些因素，本系統(tǒng)采用了基于第一種方式的通信協(xié)議。同時(shí)在上位機(jī)Visual Studio C 環(huán)境下[43][44]，設(shè)計(jì)測(cè)控軟件界面，開發(fā)網(wǎng)絡(luò)通信功能，上位機(jī)端主要負(fù)責(zé)測(cè)控終端的任務(wù)下發(fā)及模式配置、交互測(cè)控?cái)?shù)據(jù)、通過文件型數(shù)據(jù)庫對(duì)獲得的測(cè)試文件進(jìn)行管理和整個(gè)系統(tǒng)進(jìn)行實(shí)時(shí)監(jiān)控。第四章， 基于FPGA和DSP的測(cè)控卡級(jí)軟件設(shè)計(jì)，完成QuartusII環(huán)境下FPGA內(nèi)一些具體的測(cè)控功能代碼塊的實(shí)現(xiàn)和CCS環(huán)境下基于DSP的下位測(cè)控端控制流程及具體測(cè)控功能的實(shí)現(xiàn)方法。測(cè)控科研實(shí)踐過程中，如果每次實(shí)驗(yàn)或者每個(gè)項(xiàng)目都對(duì)應(yīng)開發(fā)一個(gè)具有專用功能的軟硬件系統(tǒng)，不僅耗時(shí)，而且耗費(fèi)資金，這就迫切需要一個(gè)通用的測(cè)控平臺(tái)，根據(jù)不同項(xiàng)目或?qū)嶒?yàn)只需要做相應(yīng)軟件更新和少量硬件更改就可以滿足需求，這樣即縮短了開發(fā)時(shí)間又降低了項(xiàng)目成本?，F(xiàn)階段完全的網(wǎng)絡(luò)化控制系統(tǒng)的實(shí)現(xiàn)障礙是網(wǎng)絡(luò)傳輸延遲的不確定性，主要的解決途徑有改善網(wǎng)絡(luò)質(zhì)量，改進(jìn)通信協(xié)議和建立包含延遲的等方法[15][16]，但是都沒有從根本上解決實(shí)時(shí)性問題。網(wǎng)絡(luò)化虛擬儀器充分利用網(wǎng)絡(luò)優(yōu)勢(shì)，將各個(gè)功能組塊分布到不同的網(wǎng)絡(luò)物理位置實(shí)現(xiàn)遠(yuǎn)距離互聯(lián)，系統(tǒng)搭建靈活，在線儀器數(shù)基本不受限制，共享網(wǎng)內(nèi)資源[17]，可以通過遠(yuǎn)程數(shù)據(jù)庫完成測(cè)控?cái)?shù)據(jù)的遠(yuǎn)程處理與存儲(chǔ)[14]，單系統(tǒng)實(shí)現(xiàn)多信號(hào)的可控化測(cè)量、處理與結(jié)果表現(xiàn)，極大地降低了系統(tǒng)搭建、運(yùn)行、維護(hù)成本。數(shù)字化儀器，基于數(shù)字電子技術(shù)，對(duì)外部的模擬信號(hào)模數(shù)轉(zhuǎn)換后，其后續(xù)的傳輸、處理均以數(shù)字方式進(jìn)行，不僅提高了測(cè)量的快速性，而且功能多樣，測(cè)量?jī)x器的數(shù)字化是發(fā)展智能化、虛擬化、網(wǎng)絡(luò)化的前提和基礎(chǔ)。哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文基于DSP+FPGA的網(wǎng)絡(luò)化測(cè)控系統(tǒng)的設(shè)計(jì)與開發(fā)畢業(yè)論文目 錄摘 要 IAbstract II第1章 緒論 1 引言 1 測(cè)量技術(shù)發(fā)展概述 1 控制系統(tǒng)現(xiàn)狀分析 2 課題來源及主要內(nèi)容 3第2章 測(cè)控系統(tǒng)總體實(shí)現(xiàn)方案 5 測(cè)控系統(tǒng)總體設(shè)計(jì) 5 以太網(wǎng)通信方案的選擇 6 數(shù)據(jù)采集控制卡的實(shí)現(xiàn)方案 7 文件型數(shù)據(jù)庫 8 測(cè)控軟件功能需求 9 本章小結(jié) 9第3章 數(shù)據(jù)采集控制卡的硬件設(shè)計(jì) 10 數(shù)據(jù)采集控制卡的模塊劃分 10 數(shù)據(jù)采集控制卡硬件電路設(shè)計(jì) 11 DSP模塊電路設(shè)計(jì) 11 FPGA模塊電路設(shè)計(jì) 14 綜合應(yīng)用模塊電路設(shè)計(jì)和聯(lián)調(diào) 17 以太網(wǎng)通信模塊的設(shè)計(jì) 22 以太網(wǎng)通信芯片簡(jiǎn)介 23 以太網(wǎng)通信模塊的電路設(shè)計(jì) 23 電路設(shè)計(jì)注意事項(xiàng)及硬件調(diào)試方法 25 本章小結(jié) 26第4章 數(shù)據(jù)采集控制卡的軟件設(shè)計(jì) 27 QuartusII環(huán)境下FPGA多功能的實(shí)現(xiàn) 27 FPGA功能模塊概覽 28 DSP與FPGA通信模塊 29 BissC協(xié)議光柵通信模塊 30 光電編碼器信號(hào)解碼模塊 33 外部存儲(chǔ)器擴(kuò)展模塊 34 外部AD/DA擴(kuò)展模塊 37 多周期等精度同步測(cè)頻模塊 38 基于DDFS技術(shù)的信號(hào)發(fā)生模塊 40 數(shù)字信號(hào)處理模塊 44 CCS環(huán)境下DSP測(cè)控功能的實(shí)現(xiàn) 44 DSP程序流程 45 一種顯著提高DSP程序運(yùn)行速度的方法 46 以太網(wǎng)通信功能的實(shí)現(xiàn) 47 DSP對(duì)FPGA測(cè)控功能的控制 50 本章小結(jié) 50第5章 上位機(jī)測(cè)控系統(tǒng)軟件的設(shè)計(jì) 51 測(cè)控系統(tǒng)軟件的功能架構(gòu) 51 實(shí)時(shí)監(jiān)控模塊 51 模塊簡(jiǎn)介 51 新建工程 52 信號(hào)測(cè)量 53 運(yùn)動(dòng)控制 55 文件處理 56 網(wǎng)絡(luò)通信模塊 58 數(shù)據(jù)后臺(tái)處理模塊 60 本章小結(jié) 61結(jié) 論 62參考文獻(xiàn) 63哈爾濱工業(yè)大學(xué)學(xué)位論文原創(chuàng)性聲明及使用授權(quán)說明 66致 謝 67附 錄 68千萬不要?jiǎng)h除行尾的分節(jié)符，此行不會(huì)被打印。圖1 1測(cè)量?jī)x器發(fā)展歷程示意圖模擬化儀器，儀器儀表內(nèi)的實(shí)現(xiàn)原理均基于模擬電子技術(shù)與理論，形式固定，升級(jí)成本高，使用不便，已經(jīng)逐漸被淘汰。網(wǎng)絡(luò)化虛擬儀表，電子通信、傳感器、信號(hào)處理、網(wǎng)絡(luò)和現(xiàn)場(chǎng)總線等技術(shù)不斷取得的新成果很快應(yīng)用到虛擬儀器領(lǐng)域中，虛擬儀器技術(shù)融合網(wǎng)絡(luò)化技術(shù)就形成了網(wǎng)絡(luò)化虛擬儀器技術(shù)[9]。隨著以太網(wǎng)技術(shù)的不斷完善，基于以太網(wǎng)的網(wǎng)絡(luò)化運(yùn)動(dòng)控制系統(tǒng)必將有更廣闊的應(yīng)用前景。網(wǎng)絡(luò)化測(cè)控系統(tǒng)以其多任務(wù)、網(wǎng)絡(luò)化、易于開發(fā)的特點(diǎn)，已成為現(xiàn)代工控領(lǐng)域的總體發(fā)展趨勢(shì)。第三章， 系統(tǒng)硬件設(shè)計(jì)部分，包括DSP最小系統(tǒng)模塊、FPGA最小系統(tǒng)模塊和綜合應(yīng)用模塊在內(nèi)的數(shù)據(jù)測(cè)量控制卡和以太網(wǎng)通信模塊的主要芯片選型和具體電路設(shè)計(jì)、注意事項(xiàng)和調(diào)試方法及結(jié)果。每個(gè)測(cè)控終端通過