cpldfpga實用教程ppt課件(存儲版)
【正文】 13 ? VHDL語言是一種 高級 描述語言，適用于電路高級建模，綜合的效率和效果較好。 6 狹義的 EDA技術(shù) ，就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計開發(fā)工具的 EDA技術(shù)。 在廣義的 EDA技術(shù)中， CAA技術(shù)和PCBCAD技術(shù)不具備邏輯綜合和邏輯適配的功能，因此它并 不能稱為真正意義上的EDA技術(shù) 。 2． VHDL VHDL語言是美國國防部于 20世紀(jì) 80年代后期，出于軍事工業(yè)的需要開發(fā)的。由于它們的明顯特點，可以應(yīng)用于超高速領(lǐng)域和實時測控方面以及嵌入式領(lǐng)域等等。 2)庫 (Library)的引入 。 10)高速性能好 。 6)開發(fā)技術(shù)的標(biāo)準(zhǔn)化 、 規(guī)范化以及 IP核的可利用性 。 3)設(shè)計過程中產(chǎn)生大量文檔 ，不易管理 。 ?它不僅速度快、集成度高，能夠完成用戶定義的邏輯功能，還可以加密和重新定義編程，其允許編程次數(shù)可多達上萬次。 10 ?EDA技術(shù)的發(fā)展分為三個階段 20世紀(jì) 70年代 —— 計算機輔助設(shè)計 CAD階段 20世紀(jì) 80年代 —— 計算機輔助工程設(shè)計階段 20世紀(jì) 90年代 —— 電子系統(tǒng)設(shè)計自動化階段 11 （一）硬件描述語言 ? 硬件描述語言（ HDL）是各種描述方法中最能體現(xiàn) EDA優(yōu)越性的描述方法。1 CPLD/FPGA可編程 邏輯器件 主講：王宗省 2 主要術(shù)語 1 CPLD/FPGA與傳統(tǒng)設(shè)計方法比較 2 發(fā)展歷程 3 主要學(xué)習(xí)方法 4 CPLD/FPGA知識概述 主要術(shù)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1