【正文】 4： V D DP 1 P 2P 3N 1 N 2N 3D I C EP 0N 0Q 0 Q 1Q 2Q 3 圖 24 雙互鎖（ DICE）結構 連接 圖 DICE 結構 雖然 對 單粒子翻轉（ SEU） 免疫 ，但是其在粒子同時入射到多個相鄰的節(jié)點比 如 Q0 和 Q1 時， 其又是敏感的。對于邏輯狀態(tài)為 1 的情況， X0~X3=1010，豎直方向的反相器對 N1amp。結點 Xi(i=0~3)通過晶體管 Ni1 和 Pi+1， 互補反饋控制相 應的對角上互補的兩個結點 Xi1 和 Xi+1。 為了增強 SRAM 的抗單粒子的能力，人們進行了大量的探究，設計出多種多樣的加固方案，這其中比較典型的就是 雙互鎖存儲單元 （ DICE）結構。要往某個存儲單元中寫入數(shù)據(jù) ， 同樣需要通過該單元相應的行和列地址來選中該存儲單元 ， 然后把要存儲的數(shù)據(jù)送到數(shù)據(jù)輸入端口 ， 并把數(shù)據(jù)寫入選中的存儲單元。哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 8 第 2 章 版圖設計分析 存儲電路中的 SEU 是當前急需解決的單粒子效應。本文使用器件模擬的手段研究了電荷共享對 SRAM 存儲單元的影響。 BAE 公司在抗輻照 SRAM 設計方面已經走過了 20 多年的歷史，作為宇航級微哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 7 處理器和微電子電路的供應商，現(xiàn)在 工藝 已經達到了 m。 NMOS 和 PMOS 電 荷共享的主要機理又有很大不同： NMOS 電荷共享的主要機理是擴散； PMOS 電荷共享的主要機理是雙極效應 —— 產生這種差別的主要原因是由于 N 阱接高電平，容易受到電勢擾動。對于 NMOS，敏感節(jié)點是漏極接高電平，因此大量電子將被拉向漏極使漏極電勢降低，大部分空穴將被 P 阱接觸收集，剩余的電子和空穴則越過 P+深阱被襯底收集。 隨著工藝尺寸的縮減，單次的粒子入射將可能在多個敏感器件上發(fā)生電荷收集，稱之為電荷共享。 軟錯誤已經成 為了影響電路可靠性的各個因素中最主要的一種。第二種方案由于需要大量的成 本投入，所以目前主要是研究電路加固這一方法。 通常輻射而引發(fā)軟錯誤的粒子都是 太陽輻射粒子 ，這其中，又 有很多種類的粒子射線，能夠讓電路中產生“ Soft error”而且有影響的主要因素有兩種 [5]：一種是高能類型中子粒子，另一種是低能類型中子粒子。 當前階段 我國 在 抗輻射集成電路 的研究上 與國外先進水平仍 有較大差距，具體表現(xiàn) 為集成電路 性能較低、加固水平不高、產品線不豐富、配套的軟硬件環(huán)境不完善等，遠遠不能滿足航天應用的實際需求。每年在美國召開的核與空間輻射效應 (Nuclear and space Radiation Effects Conference)國際會議，以及近年在歐洲召開的元件及系統(tǒng)的輻射效應 (Radiation and Effects Components and System)國際會議，對半導體材料、器件、電子功能材料及光電子器件等的電離輻射總劑量效應、單粒子效應等從輻射損傷機理，輻射能量沉積、加固方法以及試驗方法、效應測試方法包括輻射劑量學等諸多方面的研究成果進行廣泛交流。 而 一般來說，對集成電路進行抗輻射加固的方法可以分為兩類：從工藝上進行加固和從設計上進行加固。美國國家航空航天局 (National Aeronautics and Space Administration NASA)于 2022 年 12 月公布了重返月球計劃，目標是在 2024年前在月球上建立永久基地，并以此為跳板，為人類登陸火星作準備。單粒子翻轉對存儲器的可靠性提出了嚴峻的考驗，因此，提高器件的抗 單粒子翻轉 能力是具有重要意義的 。并給出了詳細的論證過程。 技術要求與主要內容： 1）、 存儲電路中的 SEU 是當前急需解決的單粒子效應問題。以 DICE 結構為基礎，通過 TCAD 仿真研究了 DICE 結構版圖布局與抗多節(jié)點翻轉的關系，分析設計了 LEAPDICE 結構，仿真結果表明，該結構通過合理布局 NMOS 和 PMOS 管，以少許面積開銷為代價，可以提高 DICE 結構的抗翻轉能力，具有一定的實用性， 論文結構合理，敘述清楚 ，圖表規(guī)范 。進行了相關的仿真分析。 2）、隨著工藝尺寸的縮減，單次的粒子入射將可能在多個敏感器件上發(fā)生電荷收集，稱之為電荷共享。安裝 TCAD,學習使用 devise 繪制 3D 模型。此外，本文還完成了對LEAP 工作原理的電路分析，并于 SRAM 四管單元中完成了對電荷共享效應的利用 ， 實現(xiàn)了 SRAM 抗輻照能力的提 升。而最令人矚目的當屬我國航天事業(yè)的迅猛發(fā)展。本 文基于兩種不同思想的版圖布局上提出了對 SRAM 存儲單元電路的加固。將這些高抗輻射能力的器件應于各種軌道的衛(wèi)星上，設計并制造出壽命為 3 年的太陽同步軌道衛(wèi)星，壽命為 10 年的地球同步軌道衛(wèi)星 [3]。因此，自主開發(fā)高性能的抗輻射集成電路對于我國航天事業(yè)具有非常重要的意義。而且，每一個高能粒子產生的α粒子 數(shù) 量上是低能中子粒子的幾倍，因此 高能粒子同樣 會對電路的可靠性 和穩(wěn)定性產生 嚴重的影響 [6]。 單粒子效應也可以大致區(qū)分為兩種類型： 單粒子瞬態(tài)翻轉效應 和 單粒子的閉鎖哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 4 效應 。而現(xiàn)在對于加固技術的研究，為了應用于航天器件中，而以加大面積為代價都在所不惜。 此后 Olson 和 Amusan 等人對電荷共享的機理做了深入研究。粒 子轟擊器件敏感節(jié)點，將在電離通道內產生大量電子空穴對，從而形成濃度梯度，發(fā)生擴散。因此，通過有源端和無源端器件的模擬比較，即可以證實 NMOS 和PMOS 電荷共享的主要機理。即便是較為先進的雙互鎖結構（ DICE）在 SEU 電路加固中也存在較大的缺陷，在單粒子入射在多節(jié)點時會喪失防輻射能力，失去應有的加固能力。并給出了詳細的論證過程。 本文 基于常用的電路加固結構 —— DICE 結構， 進行了版圖上的調整，設計出 LEAPDICE 結構 ，大大的提升了原電路的 抗輻射能力， 改變了DICE 對 SEMU 敏感的特點，基本上實現(xiàn)了對 SEMU 的免疫 ， 并通過對電荷共享理論的研究，利用電荷共享的某些特點。而讀寫控制信號 (WR)用于在讀操作和寫操作之間進行選擇。Pl 和 N2amp。它們形成兩個相對的反饋環(huán) ，一個順時針的 P 型晶體管環(huán) (P0~P3)和一個逆時針的 N 型晶體管環(huán) (N3~N0)。P1 和 N2amp。 （ LEAPDICE）單元 工作原理分析 LEAPDICE 結構也是一種 DICE 結構，它的電路連接與 DICE 一致，但是在版圖上對 Nwell 和 Pwell 以及 N 管和 P 管的布局進行了一系列的調整，進而影響了其對 SEMU 的防輻射能力的不同。 哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 12 LEAP 的電路連接圖與 DICE 是完全一致的，在 圖 24 所示例 的 DICE 中 ，對任 一個處于 OFF 狀態(tài)的晶體管的漏極節(jié)點，如 N0，當其被帶電粒子撞擊后，電路節(jié)點 Q0 挨著漏極節(jié)點， 這時便 暫時性的轉換 Q0 的 邏輯狀態(tài)，這可以迅速的關閉一個‘ ON’狀態(tài)的晶體管，如 N3，迅速開啟一個‘ OFF’狀態(tài)的晶體管，如 P1，從而引起電路中其他點的下列現(xiàn)象。對一個 NMOS 來講，負電會被源極或者漏極收集，導致產生一個正向的脈沖。最終會導致輸出端的低電平電荷收集。 圖 28 LEAP 結構的雙互鎖反相器 哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 15 本章小結 本章主要介紹了 SRAM 單元 的存儲原理， DICE 單元 結構和 LEAPDICE 單元 電路的抗輻照原理，并且詳細的分析了 LEAP 設計原則是 如何實現(xiàn) 對 電荷 輻射的 起到 免疫 的作用 。 N/P 阱與襯底之間注入了P+深阱，也采用 Gaussian 分布，峰值位于 m。器件的幾何尺寸參考文獻，并符合采用工藝的 PDK 版圖 設計規(guī)則。有效的溝道長度約為 50nm。其中， Sentaurus Structure Editor 和 Sentaurus Device 的核心軟件分別為 DEVISE 和 DESSIS。 LEAP 原則版圖設計 的 仿真 驗證 為了解釋 LEAP 原則， 文中第二章 就 LEAP 原則 如何 進行工作 ，在一反相器中給出 頗為詳細的理論介紹 ；當帶電粒子撞擊 MOS 管附近，電子和空穴的被入射到硅中，充放電主要是是通過擴散運動和漂移運動共同作 用實現(xiàn)的，從而產生了反向電流，最終電流會被收集或者被相互中和。 圖 34（ b） 輸出波形圖 由圖可以看出，當重離子單獨打擊在 NMOS 上，由于此時輸入 Vin=0， N 管關閉， P 管導通， NMOS 管的主要電荷收集機理為漂移和擴散效應，比較顯著， Vout哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 21 輸出變化巨大，電平在粒子入射瞬間下拉到 ，其后恢復。從而使得入射粒子能夠同時 作用 到 PMOS 漏極 ， 入射時刻定為 2e10。 將四管單元中的 M3 管 用 TCAD 建立的 NMOS 模型 取代， 將 NMOS 模型的源 極與襯底電極接地，將漏極與 M4 的漏極相連，并接到輸入 Q，柵極接到 M4 的柵極，并接輸出 QN； 并將 入射重離子入射到 N 管的 漏極中心 ， 入射 方向 設置 為垂直入射 ，入射時刻為 2e10?？纱蟠蟮臏p小了器件對輻射射線的敏感性。下圖是 相應情況的 輸出波形圖： 圖 35（ b） 輸出波形圖 哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 22 由圖可以看出，當重離子單獨打擊在 PMOS 上，由于此時輸入 Vin=0， N 管關閉， P 管導通， PMOS 主要的電荷收集機理為雙極放大效應 ,Vout 輸出變不大，電平在粒子入射瞬間輕微向上波動，其后恢復。 重離子垂直入射在 NMOS 的 drain（ 漏極 ） 首先模擬處于關閉狀態(tài)下的 MOS 管對帶電粒子入射的反應，考慮到只能讓NMOS 受到帶電粒子的影響，故將入射方向設置 為垂直入射。 哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 19 Tecplot SV 主要用于觀察器件內部的物理參數(shù)，雜質分布，電場電勢，能帶分布，電子空穴濃度等等。圖32 顯示了 NMOS 和 PMOS 的 IDVDS 曲線。位于 LDD 側面的源漏區(qū)是橫向溝道工程，稱為環(huán)繞摻雜（ halo doping），用以在不增加電容的情況下抑制短溝道效應和漏極誘導的勢壘降低（ DIBL）。 PDK 中的集約模型指明柵氧厚度為 。 本小節(jié) 將講述 TCAD 下建立模型的過程，以及工藝校準的過程與結果。為了說明這個，考慮如圖 28 的一對互隅電路，這個電路就是一對雙互鎖反相器，狀態(tài)1：“ A=0、 B=1”狀態(tài) 2：“ A= B=0”。同理，如果這個反相器的輸出為低電平， NMOS 管的耗盡層質點撞擊拉低了反相器的輸出，低于對地電平，同時也 增強了反相器的輸出狀況。 這樣， 如果在 上述 DICE 單元中不存在受單粒子 效應 影響的電路節(jié)點，電路節(jié)點 Q0 會最終恢復到其最 初狀態(tài)，存儲單元也會繼續(xù)的產生正確的輸出，但當 一個‘ OFF’狀態(tài)的晶體管的漏極節(jié)點被被同一個粒子撞擊 的時候 ，存儲單元就可能會誘發(fā)翻轉 ，輸出錯誤的結果。但卻使用了一個新的版圖設計，相對于 DICE 來講， LEAPDICE 具備了對單粒子多位翻轉免疫的特點。 圖 23 中位于中心結構處 的 8 個相互鎖存的反相器構成的反饋環(huán)是 DICE 結構哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 11 的 SRAM 的核心部分，本文中主要針對該結構進行了優(yōu)化比對，在進行混合仿真的時候，文中同樣是采用一 TCAD 下 NMOS 模型替換 8 管單元中的一 N 管，然后在 TCAD 環(huán)境下給予重離子入射，選定入射方位和入射深度，方向等一系列參數(shù)。P0 的豎直方向反相器處于關閉狀態(tài)，起反饋互鎖作用，隔離兩個橫向 的鎖存器。四個結點 X0~X3 存儲兩對互補的數(shù)據(jù)(1010 或者 0101),可以通過傳輸門的同時存取進行讀 /寫操作。 V d d NG N DP 1P 2N 1 N 2 圖 22 SRAM 四管存儲單元 上圖中 M M M4 是 SPICE 庫中的三個 90nmMOS 元件，而左下的立體NMOS 模型 是在 TCAD 中建立的器件，這種基本的 SRAM 四管結構防輻 照 能力比較差，易受到外界輻射粒子的干擾和影響。 SRAM 的簡 介 常用的隨機存取存儲器（ RAM）分為兩種，一種是 SRAM（靜態(tài)隨機存取存儲器），另外一種是 DRAM（動態(tài)隨機存取存儲器）；本文主要研究對象為 SRAM，其 總體結構如圖 21 所示 ： 列 譯 碼 器控 制 電 路存 儲 單 元列譯碼器靈敏放大器輸 入 緩 沖C EW RD i nD o u t 圖 21 SRAM 工作原理圖 哈爾濱工業(yè)大學 本科畢業(yè)設計（ 論文 ） 9 讀寫 原理 ：當 從 SRAM 存儲單元中讀出數(shù)據(jù) 時， 首先要通過讀單元 相應的行和列地址來選中這個存儲單元 ， 然后判斷存儲單元的狀態(tài) ， 并把數(shù)據(jù)送到數(shù)據(jù)輸出端口。