【正文】 0000000010010001101000101011001111000100100110100010101100111100010011010 M=10 M=8 =? 解：狀態(tài)轉(zhuǎn)移表：Q3 Q2 Q1 Q000000011010001111000101111001111置3置7置11置15 M=8 =?的分頻。解：M=15 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15(Ⅰ)Q0(Ⅰ)Q1(Ⅰ)Q2(Ⅰ)Q3(Ⅱ)Q0 `RD 。 、并入—串出8位移存器74165的邏輯符號。并要求該電路的第一狀態(tài)為0001。解：該題要求設(shè)計一個已知序列長度的序列信號發(fā)生器，可以用修改最長線性序列的方法得到 ，試寫出其編碼表及模長。 。 設(shè)計一個小汽車尾燈控制電路。1amp。amp。固定ROM出廠時結(jié)構(gòu)數(shù)據(jù)已經(jīng)固定，用戶不能更改，適于存儲大批量生產(chǎn)的程序和數(shù)據(jù)，常被集成到微控制器中作為程序存儲器；PROM可由用戶寫入數(shù)據(jù)，但只能一次性寫入，之后不能更改。2229。 有容量為2564,64K1,1M8,128K16為的ROM,試分別回答:(1) 這些ROM有多少個基本存儲單元?(2) 這些ROM每次訪問幾個基本存儲單元?(3) 這些ROM個有多少個地址線?答: (1) 分別有1024個,102464個,1M8,128K16個（2）分別為4個,1個,8個,16個（3）分別有2, 16,20,17條地址線 2114RAM（10244位）的存儲器為6464矩陣，它的地址輸入線，行地址輸入線，列地址輸入線，輸入/輸出線各是多少條？每條列選擇輸出線同時接幾位？答：地址輸入線 10條；行地址輸入線 6條；列地址輸入線 4條；輸入輸出線 4條；每條列選輸出線同時接 四位。具體分類如下：按編程方法分類，PLD器件可分為一次性編程的可編程邏輯器件、紫外線可擦除的可編程邏輯器件、電可擦除的可編程邏輯器件和采用SRAM結(jié)構(gòu)的可編程邏輯器件四種。要求寫出電路的激勵方程、狀態(tài)方程、輸出方程，并畫出電路的狀態(tài)轉(zhuǎn)移圖。同一型號的GAL器件可應(yīng)用于不同的設(shè)計場合，且可多次編程。 Xilinx公司LCA系列的FPGA由哪幾種邏輯單元組成？這些邏輯單元分別起什么作用？解：Xilinx公司LCA系列的FPGA由可編程邏輯模塊（CLB）、可編程I/O模塊（IOB）、可編程互連資源（IR）和靜態(tài)存儲器（SRAM）4種邏輯單元組成。 ispLSI 1000 系列的GLB分幾個部分？各有什么功能？解：ispLSI 1000 系列的GLB分為4個部分：與陣列、乘積項共享陣列、4輸出邏輯宏單元和控制邏輯。其余乘積項作或門的輸入。4． 系統(tǒng)硬件描述能力強。第3步：RTL級描述和仿真。 d_out : out std_logic)。 VHDL語言中，3類數(shù)據(jù)對象——常數(shù)、變量、信號的實際物理含義是什么？解：常數(shù)是一個恒定不變的值，在數(shù)字電路設(shè)計中常用來表示電源和地等。解：這3個表達式不等效（原因略）。 ponent c2 port(d1，d2：in std_logic；q：out std_logic)； end ponent。architecture rtl of deco_4_16 issignal temp_out : std_logic_vector(15 downto 0)。when 0101 = temp_out=1111111111011111。when 1101 = temp_out=1101111111111111。end process。entity ponent_1_if is port(a,b,sel: in std_logic_vector(1 downto 0)。end if。而ASM圖已具體為時鐘CP驅(qū)動的流程圖，能表示事件的精確時間間隔序列。T11110REG←REG+1YZ0216。 控制器的狀態(tài)轉(zhuǎn)移圖解：（1）（2）略 設(shè)計一個數(shù)字系統(tǒng)，它有3個四位寄存器A、B和C，并實現(xiàn)下列操作：(1)啟動信號出現(xiàn)，傳送兩個二進制數(shù)給A和B；(2)如果A＜B，左移A的內(nèi)容，結(jié)果傳送給C；(3)如果A＞B，右移B的內(nèi)容，結(jié)果傳送給C；(4)如果A＝B，將數(shù)傳給C。180。180。180。 ASM圖解：簡化后的ASM圖為： 某系統(tǒng)ASM圖的部分VHDL描述如下，請補全該程序，并畫出該系統(tǒng)的ASM圖。/0001180。180。180。題圖 解：略 ，它有四個狀態(tài)和兩個輸入端。 在T1狀態(tài)下，如果控制輸入Y和Z分別等于1和0，系統(tǒng)實現(xiàn)條件操作：寄存器增1，并轉(zhuǎn)換到狀態(tài)T2。都是用約定的幾何圖形、指向線(箭頭線)和簡練的文字說明來描述系統(tǒng)的基本工作過程，即描述系統(tǒng)的工作流程。elsif (sel=11) then q= a and b。library ieee。end if。when 1011 = temp_out=1111011111111111。when 0011 = temp_out=1111111111110111。y: out std_logic_vector(15 downto 0))。 ，即在元件top中例化元件c1（2次）和元件c2。a ＜= not b and c or d。 數(shù)據(jù)類型bit在哪個庫中定義？哪個（哪些）庫和程序包總是可見的？解：數(shù)據(jù)類型bit在標(biāo)準(zhǔn)庫std中定義。類型指定為std_logic。 VHDL的一般設(shè)計流程第1步：系統(tǒng)分析和劃分。3． 設(shè)計方法靈活、支持廣泛。解：乘積項0，4，8，13可作為異或門的輸入，或作為或門的輸入，或直接作為觸發(fā)器的輸入。金屬線又可分為通用互連、直接互連和長線三種，金屬線是連接各模塊的通道，形成由多個CLB、IOB組成的電路；開關(guān)矩陣、可編程連接點都為可編程開關(guān)，用來連接各金屬線段。 GAL16V8每個輸出最多可有多少個乘積項？如要求用GAL16V8來實現(xiàn)包含9個乘積項的函數(shù)F=PT1+ PT2+ PT3+ PT4+ PT5+ PT6+ PT7+ PT8+ PT9，怎么辦？解： GAL16V8每個輸出最多可有8個乘積項。相異之處：PAL的輸出結(jié)構(gòu)固定，而GAL的輸出結(jié)構(gòu)可由用戶編程確定；相當(dāng)一部分的PAL器件采用熔斷絲工藝，而GAL器件采用EECMOS工藝。（4） 異或輸出結(jié)構(gòu)：與寄存器輸出結(jié)構(gòu)類似，只是在或陣列的輸出端又增加了異或門。 PLD器件有哪幾種分類方法？按不同的方法劃分PLD器件分別有哪幾種類型？解：PLD器件通常有兩種分類方法：按集成度分類和按編程方法分類。 （1）的陣列圖 （2）的陣列圖 ROM和RAM的主要區(qū)別是什么？它們各適用于那些場合？答：主要區(qū)別是ROM工作時只能讀出，不能寫入，但斷電以后所存數(shù)據(jù)不會丟失；RAM工作時能對位讀寫，但掉電以后數(shù)據(jù)丟失。 試用ROM陣列圖實現(xiàn)下列一組多輸出邏輯函數(shù) F1(A,B,C)=`AB+A`B+BC F2(A,B,C)=229。 固定ROM、PROM、EPROM、E2PROM之間有何異同？解：固定ROM、PROM、EPROM、E2PROM都是只讀存儲器，它們的工作原理和結(jié)構(gòu)相同，都是由地址譯碼器、存儲矩陣和輸出電路構(gòu)成，當(dāng)?shù)刂纷g碼器選中某一個字后，該字的若干位同時由輸出電路輸出，存儲矩陣由M個字、每個字N位的存儲單元構(gòu)成。179。1amp。（不另加控制信號）解： DSL11179。 。使該電路產(chǎn)生序列信號1110100…。 現(xiàn)用信號為f1=100Hz的矩形波，試用兩塊7490將該信號變換成f0=2Hz的方波。 。 Q3 Q2 Q1 Q0000001000101011001111000110011011111解：略。要求發(fā)光二極管前3s亮，后2s暗，如此周期性重復(fù)。解：略，并且具備自啟動性的同步計數(shù)電路。 ，試分析該電路，作出X=0和X=1時的狀態(tài)轉(zhuǎn)移表。1 1 1 1 1 1 0 D039。 D139。 10準(zhǔn)備右移CP4173。 D639。 D739。 M0 M1操 作啟動F F F F F F F F1 1準(zhǔn)備并入CP1173。 Q139。其余情況下輸出為“0”。解：。 、Q2 的波形。 Q1和 Q2 的波形。 。試作出 Q 和 Q 端的波形。試畫出邏輯圖。試用74283設(shè)計一個A、B的求和電路。解：電路如下圖所示： 試將八選一MUX擴展為六十四選一MUX。解：將表達式化簡為最簡或與式：(1)F=(A+C)(`A+B+`C)= A+C+`A+B+`C(2)F=(C+`D)(B+D)(A+`B+C)= C+`D+B+D+A+`B+C(3)F=(`A+`C)(`A+`B+`D)(A+B+`D)= `A+`C+`A+`B+`D+A+B+`D(4)F=(A+B+C)(`A+`B+`C)= A+B+C+`A+`B+`C 已知輸入波形A、B、C、D。 解：實現(xiàn)1位全加器。F2的最簡與或式解：F=A+`B 解：（1）推導(dǎo)輸出表達式（略） (2) 列真值表（略）（3）邏輯功能：當(dāng)M=0時，實現(xiàn)3位自然二進制碼轉(zhuǎn)換成3位循環(huán)碼。M (1,3,9,10,14,15)解：F=`A`D+`AB+`C`D+B`C+A`BCD圖略（8）F(A,B,C,D,E)=229。=AB+`AC(3) F=AB+`A`B c=`a164。C+`A+B+`C 用公式證明下列等式：(1)`A`C+`A`B+BC+`A`C`D=`A+BC(2) AB+`AC+(`B+`C) D=AB+`AC+D(3) `BC`D+B`CD+ACD+`AB`C`D+`A`BCD+B`C`D+BCD=`BC+B`C+BD(4) A`B`C+BC+BC`D+A`BD=`A + B +`C+`D證明：略 已知`ab+a`b=a197。=(A+B)(`C+`D)=[(A+`B)（2）F輸出1的取值組合為：00001100、10110。 有A、B、C三個輸入信號，試列出下列問題的真值表，并寫出最小項表達式∑m（ ）。D，并將結(jié)果與（1）進行比較。D，（2） 將A、B、C、D轉(zhuǎn)換成十進制數(shù)后，求A+B，AB，CD，C247。解：1位余3BCD碼加法運算的規(guī)則加法結(jié)果為合法余3BCD碼或非法余3BCD碼時，應(yīng)對結(jié)果減3修正[即減(0011)2]；相加過程中，產(chǎn)生向高位的進位時，應(yīng)對產(chǎn)生進位的代碼進行“加33修正”[即加(0011 0011)2]。（1）F輸出1的取值組合為：01101111。`E+`B F39。`E F39。=(`A+`B)b197。=∑m(2,3,12,13,14,15)（1）F=A+AB`C+ABC+BC+B解：F =A+B(2) F=(A+B)(A+B+C)(`A+C)(B+C+D)解：F39。M (5,7,13,15)解：F=`B+`D圖略（7）F(A,B,C,D)=213。f (2,5)，求F=F1197。A、B、C、FF2分別表示被減數(shù)、減數(shù)、來自低位的借位、本位差、本位向高位的借位。 在雙軌輸入條件下用最少與非門設(shè)計下列組合電路： 解：略 在雙軌輸入信號下。 F4 ：ABCD不等于0。解：=A3A2A1A0 B3B2B1B0(AB)i(A=B)i 7485(AB)i FAB FA=B FABA20B20A24A23A22A21B24 B23B22B21=A3A2A1A0 B3B2B1B0(AB)i(A=B)i 7485(AB)i FAB FA=B FABA5B5A9A8A7A6B9B8B7B6A3A2A1A0 B3B2B1B0(AB)i(A=B)i 7485(AB)i FAB FA=B FAB0=A3A2A1A0 B3B2B1B0(AB)i(A=B)i 7485(AB)i FAB FA=B FABA0B0A4A3A2A1B4B3B2B1=A3A2A1A0 B3B2B1B0(AB)i(A=B)i 7485(AB)i FAB FA=B FABA10B10A14A1