freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于fpga的數(shù)據(jù)采集器(存儲(chǔ)版)

  

【正文】 來(lái)的時(shí)間里,作者將會(huì)對(duì)系統(tǒng)做出相應(yīng)的改進(jìn),使設(shè)計(jì)更加可靠,穩(wěn)定。相信沒(méi)有他 悉心的指導(dǎo)在硬件設(shè)計(jì)上,我的工作也不會(huì)如此順利。除了敬佩 柴 老師 深厚 的專業(yè)水平外,他 那 治學(xué)嚴(yán)謹(jǐn) 、 科學(xué)研究的精神 和那做事認(rèn)真、負(fù)責(zé)的態(tài)度都 是我永遠(yuǎn)學(xué)習(xí)的榜樣,并將積極影響我今后的學(xué)習(xí)和工作。并且隨著科技的發(fā)展,新傳感器的發(fā)明,新技術(shù)的應(yīng)用,在數(shù)據(jù)采集控制上,也一定會(huì)有新的創(chuàng)新出現(xiàn)。設(shè)計(jì)異步串行通信模塊,實(shí)現(xiàn) FPGA 與上位機(jī)的通訊。其精度為 攝氏度,符合本課題的設(shè)計(jì)需求。測(cè)試結(jié)果良好 ,基本達(dá)到要求?;蛘哒f(shuō),它所監(jiān)測(cè)的溫度實(shí)際上是開發(fā)板表面溫度。將上述兩處錯(cuò)誤糾正后,再次檢查無(wú)誤。 28 系統(tǒng)實(shí)現(xiàn) 在完成系統(tǒng)的硬件電路設(shè)計(jì)和軟件設(shè)計(jì),并 在仿真,調(diào)試正確后就可以進(jìn)行投板制作了。因此在硬件設(shè)計(jì)時(shí),將串口通信的結(jié)果通過(guò) 8 個(gè)發(fā)光二極管來(lái)輔助顯示,以此來(lái)實(shí)現(xiàn)最初的設(shè)定目標(biāo)。 UART 串口模塊仿真與調(diào)試結(jié)果 將 節(jié)所設(shè)計(jì)的模塊代碼通過(guò) Quartus II 軟件進(jìn)行編譯,順利 通過(guò)編譯后生成模塊圖。圖中, CLK 為系統(tǒng)時(shí)鐘, E1 為主 SED1520( LCD12232 左半屏控制器)驅(qū)動(dòng) 25 信號(hào), RW 為讀寫使能信號(hào),低電平為寫狀態(tài)。模擬采樣周期約 100μ s。因而,我們?cè)谶@里仿真是正確的。后者是指驗(yàn)證平臺(tái),它通過(guò)編寫代碼,對(duì)輸入產(chǎn)生預(yù)定的激勵(lì),然后有選擇的觀察輸出,并可以驗(yàn)證輸出是否符合設(shè)計(jì)要求。最后我們將接收到的數(shù)據(jù)發(fā)往 LCD或者 LED 顯示。 部分代碼如下所示: ENTITY UART IS PORT ( CLK : IN STD_LOGIC。PC TXD GND FPGA RXD GND 21 信息傳輸可隨時(shí)地或間斷地進(jìn)行,不受時(shí)間的限制。首先 UART 內(nèi)核會(huì)重置波特率發(fā)生器和移位寄存器,并且設(shè)置移位寄存器的工作模式為波特率模式,以準(zhǔn)備接收數(shù)據(jù)。由于 RS232 規(guī)定規(guī)定最大負(fù)載電容為 2200pF,這個(gè)電容限制了傳送距離和傳送速度。雖然目前大部分處理器芯片中都集成了 UART,但是一般 FPGA 芯片卻沒(méi)有這個(gè)特點(diǎn) [16],所以使用 FPGA 作為處理器可以有兩個(gè)選擇 ,第一個(gè)選擇是使用 UART 芯片進(jìn)行串并轉(zhuǎn)換,第二個(gè)選擇是在 FPGA 內(nèi)部實(shí)現(xiàn) UART 功能。 RW, A0 : OUT STD_LOGIC。 ( 3)通過(guò)使能信號(hào)選中左半屏(由主 SED1520控制),將已產(chǎn)生的字模送往顯示寄存器。其顯示方法為,先顯示高位寄存器,再顯 示低位寄存器(針對(duì)同一列)。頁(yè)地址為 B8H 到 BBH,列地址從 00H 到 4FH。在第 節(jié)我們已經(jīng)對(duì) LCD12232 進(jìn)行了初步的探討,線面我們將深入的對(duì) LCD12232 進(jìn)行分析。 when OTHERS = next_state=st0。 when st1=next_state=st2。 上面兩段代碼表示 AD7416模塊的接口定義。 50MHz nReset : in std_logic。 Din : in std_logic_vector(7 downto 0)。 至此,針對(duì)溫度采集所面臨的問(wèn)題基本得以解決。典型的 I2C 通信方式下圖所示。數(shù)據(jù)傳送時(shí),先傳送最高位( MSB),每一個(gè)被傳送的字節(jié)后面都必須它收到最后一個(gè)數(shù)據(jù)字節(jié)后,必須向從機(jī)發(fā)出一個(gè)結(jié)束傳送的信號(hào)。 圖 I2C總線關(guān)于數(shù)據(jù)位有效性的規(guī)定。 I2C 總線 [15]是 PHLIPS 公司推出的一 種串行總線,是具備多主機(jī)系統(tǒng)所需的包括總線裁決和高低速器件同步功能的高性能串行總線。值得注意的是,根據(jù) I2C 總線協(xié)議, AD7416 傳送數(shù)據(jù)的第一位和最 后一位是數(shù)據(jù)最高位、結(jié)束標(biāo)志位,在數(shù)據(jù)接收結(jié)束后, FPGA 必須發(fā)送數(shù)據(jù)接收完畢信號(hào)給 AD7416,終止數(shù)據(jù)傳送,置數(shù)據(jù)總線為高阻態(tài)。 ( 2) FPGA 檢測(cè)到 AD7416 返回的信號(hào)后,即通過(guò)“ write” 指令,選擇配置寄存器, AD7416 有六個(gè)寄存器,其地址從 00H 依次遞加至 05H?,F(xiàn)實(shí)中為了保證設(shè)計(jì)的效率,功能的完整往往采用多種方法相結(jié)合的方式,而不是拘泥于某一種,例如本設(shè)計(jì)中就是利用前兩種方法相結(jié)合,在利用QuartusII 自身提供的相關(guān)模塊基礎(chǔ)上自行設(shè)計(jì)其他模塊。原理圖輸入的缺點(diǎn)雖然仿真容易但是效率很低,但是這樣的方法便于信號(hào)觀察以及電路的調(diào)整,看起來(lái)也很直觀。 圖 系統(tǒng)供電電源電路 本章小結(jié) 本章根據(jù)系統(tǒng)的制定方案,完成了系統(tǒng)的硬件設(shè)計(jì),如 FPGA 接口電路,系統(tǒng)供電電路,輔助電源的設(shè)計(jì)。RS232 協(xié)議的信號(hào)電平必須在177。并且兩者都存在這一定的模式缺陷,即不能在線調(diào)試,而 JTAG 模式可以在線調(diào)試。 SED1520 的主要特性有:具有液晶顯示驅(qū)動(dòng)器, 16 路行驅(qū)動(dòng)輸出,級(jí)聯(lián)可實(shí)現(xiàn) 32 路行輸出;具有 61路列驅(qū)動(dòng)輸出,可通過(guò)級(jí)聯(lián)實(shí)現(xiàn) 122 路列驅(qū)動(dòng)輸出;內(nèi)置時(shí)序發(fā)生器,可產(chǎn)生占空比為 1/16 和 1/32 兩者種;內(nèi)置顯示存儲(chǔ)器,顯示存儲(chǔ)器 內(nèi)的數(shù)據(jù)直接顯示。轉(zhuǎn)換時(shí)間約為100ms,含鎖存控制的 8 路多路開關(guān),輸出由三態(tài)緩沖器控制,單 5V 供電。 8 VDD 正向供電電壓, ~ 。漏極開路輸出。圖 為 FPGA 與 AD7416 的接口電路。 本章主要討論了系統(tǒng)整體方案的設(shè)計(jì),及系統(tǒng)目標(biāo)的設(shè)定。具有 16mon 和 61segment 輸出,并可外接驅(qū)動(dòng) IC 擴(kuò)展驅(qū)動(dòng)。該溫度監(jiān)測(cè)器可通過(guò)多路復(fù)用器的 0 通道進(jìn)行訪問(wèn)。數(shù)據(jù)處理部分則通過(guò)硬件設(shè)計(jì)來(lái)完成;按鍵控制部分利用 4個(gè)按鍵來(lái)控制080 AD7416轉(zhuǎn)換通道選擇;圖形顯示部分輸出當(dāng)前采集到的電壓、溫度值。 4. 能實(shí)現(xiàn) LED 燈不同的頻閃。 第 6章總結(jié)與展望,對(duì)本次論文進(jìn)行總結(jié),并對(duì)本次研究的不足進(jìn)行了總結(jié)。在經(jīng)過(guò)對(duì)國(guó)內(nèi)外現(xiàn)有的數(shù)據(jù)采集行業(yè)產(chǎn)品的性能、價(jià)格和功能了解,其大概情況是,國(guó)外的數(shù)據(jù)采集器的精度高,速度快,功能強(qiáng)大,但是價(jià)格比較昂貴,并且一般來(lái)說(shuō)體積都比較大 ,操作也復(fù)雜,可再編程能力比較弱。比如美國(guó)尼高力儀器技術(shù)公司 08年生產(chǎn)的 2700型 數(shù)據(jù)采集器,完美地將數(shù)據(jù)記錄儀、程控開關(guān)與數(shù)字表的優(yōu)勢(shì)集于一身,是一 款高精度、多功能、使用方便的多路數(shù)據(jù)采集器。數(shù)據(jù)采集作為現(xiàn)代測(cè)控技術(shù)的基礎(chǔ),己經(jīng)廣泛應(yīng)用于工業(yè)生產(chǎn)、科學(xué)研究的諸多領(lǐng)域。國(guó)外方面 [2][3][4],隨著國(guó)外微電子技術(shù)、計(jì)數(shù)機(jī)技術(shù)、測(cè)控技術(shù)和數(shù)字通信技術(shù)的發(fā)展,目前國(guó)外數(shù)據(jù)采集技術(shù)已經(jīng)較初期有了很大的發(fā)展。 國(guó)內(nèi)方面 [5][6][7],國(guó)內(nèi)數(shù)據(jù)采集器與目前國(guó)外數(shù)據(jù)采集器相比,在技術(shù)上仍然存 在著一定的差距,主要表現(xiàn)在:①由于受國(guó)內(nèi)振動(dòng)等傳感器水平的限制,分析頻率范圍不寬,在工業(yè)方面給一些低速的機(jī)器或軸承的診斷等帶來(lái)了一定的困難;②由于數(shù)據(jù)采集器的內(nèi)存不大,數(shù)據(jù)采集器本身的信號(hào)處理功能不強(qiáng),在現(xiàn)場(chǎng)只能做一些簡(jiǎn)單診斷,精密診斷需要離線到計(jì)算機(jī)上去做,現(xiàn)場(chǎng)精密診斷功能較弱; ○ 3 設(shè)備的軟件水平,仍在設(shè)備維修管理和基本頻譜分析上徘徊,機(jī)器故障診斷專家系統(tǒng)還需完善,軟件人機(jī)界面有待改進(jìn)④設(shè)備的性能與成本的協(xié)調(diào)還缺乏一定的優(yōu)勢(shì)。 第 1章系統(tǒng)分析及方案設(shè)計(jì),對(duì)整個(gè)系統(tǒng)進(jìn)行了需求分析,并介紹了整體設(shè)計(jì)方案的制定以及可靠性的設(shè)計(jì)和分析。之所以選擇溫度與電壓,是因?yàn)閮烧呔哂泻軓?qiáng)的代表性。 7. 能將采樣得到的數(shù)據(jù)送往 LCD 顯示。其次, FPGA在體積方面有更高的優(yōu)勢(shì),其可以同時(shí)達(dá)到體積小,引腳多即可以控制的信號(hào)路數(shù)多的要求。其片上溫度傳感器可用 ~ 電壓供電。 ADC080 RS232 在此不做贅述 。 PC 機(jī) FPGA AD7416 鍵盤 ADC0809 顯示 顯示 串行通信 I2C 通信 RS232 5 2. 系統(tǒng)的硬件設(shè)計(jì) FPGA 接口電路設(shè)計(jì) 從 第一節(jié)我們可以知道, FPGA 的任務(wù)是采集溫度,電壓,與上位機(jī)通訊,并將采集獲得的數(shù)據(jù)送往 LCD12232。 2 SCL 數(shù)字輸入。串行總線地址的最高可編程位。 FPGA 在接收由 AD7416 送出的數(shù)據(jù)時(shí),必須按照 I2C總線協(xié)議的規(guī)定,產(chǎn)生特定的 CLK 信號(hào)(與 SCL 相接)送給 AD7416,然后按照制定的傳輸協(xié)議實(shí)現(xiàn)數(shù)據(jù)的傳輸。 START OE EOC D7D0 圖 ADC0809 與 FPGA 原理圖 圖中, D7~D0 是 ADC0809 的 8 位數(shù)據(jù)總線, START 為啟動(dòng)數(shù)模轉(zhuǎn)換信號(hào),高電平時(shí)有效。 Adc0809 EPM1270 7 圖 LCD12232 接口電路 ( 4) FPGA 配置接口設(shè)計(jì) FPGA 有三類配置下載方式 [11]:主動(dòng)配置方式 (As)和被動(dòng)配置方式 (PS)和最常用的 (JTAG)配置方式。綜合上述原因,我們?cè)诖诉x用JTAG 配置模式。 7V 為電源轉(zhuǎn)換電路的 供電電壓。 10 3. 系統(tǒng)的軟件設(shè)計(jì) 設(shè)計(jì)平臺(tái) Quartus II 簡(jiǎn)介 軟件設(shè)計(jì)的平臺(tái)是 Altera 公司的 Quartus II 開發(fā)系統(tǒng), Quartus II[13]是綜合性的 PLD 開發(fā)軟件,支持原理圖,各種硬件描述語(yǔ)言以及多種設(shè)計(jì)輸入形式,自身帶有綜合器和仿真器,可以完成從硬件設(shè)計(jì),軟件設(shè)計(jì),仿真到硬件配置的完整設(shè)計(jì)流程。但語(yǔ)言輸入必須依賴綜合器,只有好的綜合器才能把語(yǔ)言綜合成優(yōu)化的電路。此芯片是 8 腳貼片式封裝,由第二節(jié)可知,其 2 腳為遵循 I2C 通信協(xié)議的串行信號(hào)、時(shí)鐘總線, 7 腳為數(shù)據(jù)輸入線。AD7416 有兩者工作方式,在此我們選擇第一種,指令代碼是“ 18H”。如此分析下來(lái),我們選擇狀態(tài)機(jī)作為 AD7416 的狀態(tài)控制器,來(lái)完成我們?cè)O(shè)定的目標(biāo)。 I2C 總線通過(guò)上拉電阻接正電源。接收器件收到一個(gè)完整的數(shù)據(jù)字節(jié)后,有可能需要完成一些其它工作,如處理內(nèi)部中斷服務(wù)等,可能無(wú)法立刻接收下一個(gè)字節(jié),這時(shí)接收器件可以將SCL 線拉成低電平,從而使主機(jī)處于等待狀態(tài)。由于某種原因從機(jī)不對(duì)主機(jī)尋址信號(hào)應(yīng)答時(shí)(如從機(jī)正在進(jìn)行實(shí)時(shí)性的處理工作而無(wú)法接收總線上的數(shù)據(jù)),它必須將數(shù)據(jù)線置于高電平,而由主機(jī)產(chǎn)生一個(gè)終止信號(hào)以結(jié)束總線的數(shù)據(jù)傳送。 S 表示起始信號(hào), P 表示終止信號(hào)。部分代碼如下所示: designed by L_YM and H_YS the I2C BLOCK ENTITY simple_i2c IS PORT( clk : in std_logic。 Dout : out std_logic_vector(9 downto 0)。 warning : out std_logic。s。)THEN next_state=st3。 由于 ADC0809 采用通用串口通信方式。 SED1520 控制指令有 13 條,在本次設(shè)計(jì)中我們只使用最常用的 8 條指令。列地址指針和頁(yè)
點(diǎn)擊復(fù)制文檔內(nèi)容
高考資料相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1