計算機原理及系統(tǒng)結(jié)構(gòu)(存儲版)
【正文】 者對或陣列中的內(nèi)容可以讀寫，后者或陣列中的內(nèi)容主要用于讀出，對寫操作可能不支持，或者需經(jīng)過特殊的辦法才能執(zhí)行。 復雜的可編程邏輯器件 CPLD:MACH器件 MACH (macro array CMOS highdensity) 是一種復雜的、電可擦出的、現(xiàn)場可編程邏輯器件 CPLD。其內(nèi)部由許多個獨立的可編程邏輯模塊 CLB、輸入輸出模塊 IOB 和互連資源 IR 3部分組成。 。 用現(xiàn)場可編程邏輯器件 CPLD實現(xiàn)組合邏輯控制器是非常方便和有效的，對理解數(shù)字系統(tǒng)設計自動化的知識也很有用。在實驗指導書中對該器件使用方法有更多說明。除了RAM和 ROM之外，其它幾種電路統(tǒng)稱可編程邏輯器件(programmable logic devices， PLD)，教學計算機中用得最多的是 GAL20V8和高集成度的多 PAL (AMD公司的 MACH4 產(chǎn)品 ) 芯片，將在后續(xù)部分進一步介紹，它們可以實現(xiàn)組合邏輯電路或者時序邏輯電路的功能，都由“與”和“或”兩級陣列組成。 與非 1 與非 2 與非 4 與非 6 與非 3 與非 5 /RD /SD Q CP /Q D D 型觸發(fā)器又被稱為延時觸發(fā)器，常用于構(gòu)建寄存器，移位寄存器，計數(shù)器等部件。 SN74LS138 SN74LS139 應用舉例。 多位的 ALU 不僅要產(chǎn)生算術(shù)、邏輯運算的結(jié)果，還要給出結(jié)果的特征情況，例如算術(shù)運算是否產(chǎn)生了向更高位的進位，結(jié)果是否為零，結(jié)果的符號為正還是為負，是否溢出等；對邏輯運算通常只能檢查結(jié)果是否為零，不存在進位和溢出等問題。 A B C /G1 /G2 G3 總線 例如，當控制信號 /G1為低電平， /G2 和 /G3為高電平時，三態(tài)門的輸入 A 被送到總線上，另外兩個三態(tài)門的輸出處于高阻態(tài)。 邏輯功能的表示和等效電路 邏輯功能可以選用 布爾代數(shù)式 表示， 卡諾圖表示， 真值表 表示，或者用線路邏輯圖表示。 電流 i + P13 晶體三極管和反相器電路 在半導體的基體上，經(jīng)過人工加工，可以生產(chǎn)出三極管，它類似于 2 個背向相連接的二極管，有 3 個接線端，分別被稱為集電極、基極和發(fā)射極，其特性是： 基極 發(fā)射極 集電極 +Vcc (+5V) 接地 輸入電平 = V, 三級管導通， 使輸出電平為 0 V ； 輸入電平 = 0 V , 三級管截止 ， 使輸出電平 4 V ； 這已經(jīng)構(gòu)成了反相器線路，完成邏輯取反功能。制作出的器件被稱為二極管。 這一邏輯運算功能，顯然可以用 與門、或門、非門 來實現(xiàn)。為高阻態(tài)時， “ 0” 和 “ 1”的輸出極都截止，相當于與所連接的線路斷開，便于實現(xiàn)從多個數(shù)據(jù)輸入中選擇其一。 在計算機中，通常會把對數(shù)值數(shù)據(jù)的算術(shù)運算功能和對邏輯數(shù)據(jù)的邏輯運算功能，合并到一起用同一套電路實現(xiàn)，這種電路就是算術(shù)邏輯單元，英文縮寫是 ALU，用與、或、非門等電路實現(xiàn)，其設計過程和邏輯表達式在數(shù)字電路教材中有詳細說明，這些內(nèi)容是 “數(shù)字邏輯和數(shù)字集成電路” 的重點知識。譯碼器多用于處理從多個互斥信號中選擇其一的場合。輸入信號 D 在觸發(fā)脈沖 CP 的正跳變沿期間被寫入觸發(fā)器，其它時間 D 的變化不會影響觸發(fā)器的狀態(tài)。 陣列邏輯電路包括存儲器 (RAM,ROM)，可編程邏輯陣列(PLA)，可編程陣列邏輯 (PAL)，通用陣列邏輯 (GAL)，可編程門陣列 (PGA)，可編程宏單元陣列 (PMA)等多種類型。 在教學計算機中，用于實現(xiàn)那些邏輯內(nèi)容經(jīng)常需要變化的組合邏輯
教學課件相關推薦
鄂ICP備17016276號-1