【正文】 sel[2..0]引腳的作用就是控制多路通道的數(shù)據(jù)選擇。當(dāng)S 為邏輯 1 時(shí)輸出端與輸入信號(hào) B 相同，當(dāng) S 為邏輯 0 時(shí)，輸出信號(hào) Z 與輸入信 號(hào) A 相同，其工作波形圖如圖 所示 。在計(jì)數(shù)器使能端 ENA 為高電平有效的情況下，每當(dāng)被測(cè)頻率信號(hào) CLR 有一個(gè)上升沿到達(dá)時(shí)，計(jì)數(shù)器的值便加 1，直至使能端 ENA 變?yōu)榈碗娖健? 圖 脈寬控制電路波形圖 硬件電路的 VHDL 語(yǔ)言描述 D 觸發(fā)器 D 觸發(fā)器是現(xiàn)代數(shù)字系統(tǒng)中最基本的時(shí)序單 元和低層元件，許多功能電路都有其構(gòu)成， D 觸發(fā)器因不同的應(yīng)用場(chǎng)合的設(shè)計(jì)是十分必要的。該電路采用的是圖形輸入法。接下來(lái)，單片機(jī)將門控信號(hào) CL 置為高電平，由被測(cè)信號(hào)的上升沿將兩個(gè)計(jì)數(shù)器同時(shí)打開(kāi)，對(duì)被測(cè)頻率和標(biāo)準(zhǔn)頻率同時(shí)進(jìn)行計(jì)數(shù)。測(cè)頻與自校選擇電路用于系統(tǒng)自檢，當(dāng) as 為高電平時(shí)，系統(tǒng)自檢開(kāi)始， FOUT 輸出標(biāo)準(zhǔn)頻率 BCLK, 26 將標(biāo)準(zhǔn)頻率作為被測(cè)頻率進(jìn)行測(cè)量，根據(jù)測(cè)量結(jié)果來(lái)判斷系統(tǒng)運(yùn)行是否正常；當(dāng) as 為低電平時(shí)，系統(tǒng)自檢結(jié)束， FOUT 輸出被測(cè)頻率 TCLK。當(dāng) Spul 為高電平時(shí)，測(cè)頻 /測(cè)周期模塊的 32 位計(jì)數(shù)器的輸入使能由 D 觸發(fā) 器控制，其測(cè)量預(yù)置門控時(shí)間為被測(cè)信號(hào)周期的整數(shù)倍，此時(shí)計(jì)數(shù)值用來(lái)計(jì)算被測(cè)信號(hào)的頻率；當(dāng) SPUL 為低電平時(shí)，標(biāo)準(zhǔn)計(jì)數(shù)器的輸入使能由附加 模塊的 PL 輸出來(lái)控制，測(cè)量門控時(shí)間為被測(cè)信號(hào)的一個(gè)正脈寬的時(shí)間或一個(gè)負(fù)脈寬的時(shí)間寬度，此時(shí)標(biāo)準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)值用來(lái)測(cè)量被測(cè)信號(hào)的脈寬寬 度。CLR (第 9 管 腳 )為復(fù)位端，當(dāng) CLR =0 時(shí)，移位寄存器各位復(fù) 0，只有當(dāng) CLR =1 時(shí)，時(shí)鐘脈沖才起作用。把發(fā)光二極管的陰極連在一起構(gòu)成公共陰極，使用時(shí)公共陰極接地。 LED 數(shù)碼顯示器就是由發(fā)光二極管組合而成的一種新型顯示器件。 單 片 機(jī)A T 8 9 C 5 1F P G A測(cè) 頻 模 塊時(shí) 鐘 電 路4 0 M H z標(biāo) 準(zhǔn) 頻 率電 源鍵 盤 輸 入顯 示 模 塊自 校 信 號(hào)被 測(cè) 信 號(hào) 圖 等精度測(cè)頻系統(tǒng)框圖 20 鍵盤接口電路 本設(shè)計(jì)采用獨(dú)立式鍵盤，其一般應(yīng)用在按鍵數(shù)量比較少的系統(tǒng)中。具體表現(xiàn)在： ⑴ 需要了解較多的硬件電路知識(shí)。 ⑶ 可進(jìn)行程序移植。 本設(shè)計(jì)采用的是 C51 的語(yǔ)言，因?yàn)?C 語(yǔ)言的可讀性好、通俗易懂。 C語(yǔ) 言作 為 一 種 非常方便的 語(yǔ) 言而得到廣泛的支持， 國(guó)內(nèi) 最通用的是 Keil C51。 MAX+plusⅡ軟件的設(shè)計(jì)輸入、處理、檢驗(yàn)功能完全集成于可編程邏輯開(kāi)發(fā)工具內(nèi)，從而可以更快的進(jìn)行調(diào)試，縮短開(kāi)發(fā)周期。 MAX+plusⅡ開(kāi)發(fā)系統(tǒng)具有很多突出的優(yōu)點(diǎn)，這使他深受用戶的青睞。 ⑸ 功能強(qiáng)大的 I/O 引腳 每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸出使能控制；每個(gè) I/O 引腳都有漏極開(kāi)路選擇；可編程輸出電壓擺率控制可以減小開(kāi)關(guān)噪聲。FLEX10K 系列是第一款多達(dá) 25 萬(wàn)門的嵌入式 PLD， FLEX10K 具有高密度和意欲在 設(shè)計(jì)中實(shí)現(xiàn)復(fù)雜宏函數(shù)和存儲(chǔ)器的特點(diǎn)，因此可以適應(yīng)系統(tǒng)級(jí)設(shè)計(jì)的要求。工作時(shí)這些配置數(shù)據(jù)存放在片內(nèi)的 SRAM 或熔絲上。可編程邏輯器件是 20 世紀(jì) 70 年代發(fā)展起來(lái)的一種新型邏輯器件，是一種由用戶編程來(lái)實(shí)現(xiàn)某種邏輯功能的新型器件，芯片內(nèi)的邏輯門、觸發(fā)器等硬件資源可由用戶配置來(lái)連接實(shí)現(xiàn)專用的用戶邏輯功能。在芯片擦除操作中，代碼陣列全被寫“ 1”且在任何非空存儲(chǔ)字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。 XTAL1: 反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。并因此作為輸入時(shí)， P2 口被外部下拉為低 電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。 ⑴ AT89C51 的主要特性如下 : ●與 MCS51 兼容 ● 4K 字節(jié)可編程快閃存儲(chǔ)器 ●壽命 :1000 次寫 /擦 10 ●數(shù)據(jù)保留時(shí)間：十年 ● 128*8 位內(nèi)部 RAM ● 32 可編程 I/0 線 ●兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 ●五個(gè)中斷源 ●可編程串行通道 ●低功耗的閑置和掉電模式 ●片內(nèi)振蕩器和時(shí)鐘電路 ⑵ 其管腳的具體說(shuō)明如下： VCC: 供電電壓 GND: 接地 P0 口： P0 口為一個(gè) 8 位漏級(jí)開(kāi)路雙向 I/O 口，每個(gè)引腳可驅(qū)動(dòng) 8 個(gè) TTL 門電流。這樣不僅可以通過(guò)芯片設(shè)計(jì)實(shí)現(xiàn)多種數(shù)字邏輯系統(tǒng)，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度，從而有效的增強(qiáng)了設(shè)計(jì)的靈活性，提高了工作效率。在此期間， BZH 和 TF 分別對(duì) 標(biāo)準(zhǔn)頻率信號(hào) (頻率為 Fs)和 被測(cè)信號(hào)（頻率為 Fx） 同時(shí)計(jì)數(shù)。 等精度測(cè)頻原理 等精度測(cè)頻法的最大特點(diǎn)是在整個(gè)被測(cè)頻率范圍內(nèi)都能達(dá)到相同的測(cè)量精度，而與被測(cè)信號(hào)頻率大小無(wú)關(guān)。組合法是指在低頻時(shí)采用直接測(cè)量周期法測(cè)量信號(hào)的周期，然后換算成頻率。 ⑶ 采用 MSC51 單片機(jī)來(lái)實(shí)現(xiàn)對(duì)功能鍵的控制、數(shù)據(jù)運(yùn)算、碼制轉(zhuǎn)換、數(shù)據(jù)顯示等功能。 3 基于 EDA 技術(shù)正在承擔(dān)起越來(lái)越多的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，培植完成后， FPGA 進(jìn)入工作狀態(tài)。該數(shù)字頻率計(jì)的設(shè)計(jì)及實(shí)現(xiàn)應(yīng)用計(jì)數(shù) 器法，基于上述優(yōu)勢(shì)開(kāi)發(fā)的頻率計(jì)具有良好的應(yīng)用價(jià)值和推廣前景。 FPGA 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì) 說(shuō)明書（畢業(yè) 論文 ） III 目 錄 摘 要 ......................................................................................................................................... I Abstract....................................................................................................................................... II 第一章 引言 .............................................................................................................................. 1 研究背景與意義 ......................................................................................................... 1 頻率計(jì)的發(fā)展概況 ..................................................................................................... 1 論文所做的工作與研究?jī)?nèi)容 ..................................................................................... 2 第二章 等精度數(shù)字頻率計(jì)測(cè)頻原理與設(shè)計(jì)方法 .................................................................. 4 等精度數(shù)字頻率計(jì)測(cè)頻原理 ..................................................................................... 4 數(shù)字頻率計(jì)的測(cè)頻方法簡(jiǎn)介 .......................................................................... 4 等精度測(cè)頻原理 .............................................................................................. 5 等精度數(shù)字頻率計(jì)的設(shè)計(jì)方法 ................................................................................. 7 電子系統(tǒng)的設(shè)計(jì)方法 ...................................................................................... 7 第三章 主要芯片及設(shè)計(jì)工具簡(jiǎn)介 .......................................................................................... 9 主要芯片性能介紹 ..................................................................................................... 9 AT89C51 單片機(jī)性能介紹 ............................................................................... 9 FLEX10K 系列芯片性能介紹 ....................................................................... 12 MAX+PLUSII 概述 ................................................................................................... 15 KEIL C51 語(yǔ)言簡(jiǎn)介 ................................................................................................... 15 VHDL 語(yǔ)言簡(jiǎn)介 ....................................................................................................... 17 第四章 硬件電路設(shè)計(jì) ............................................................................................................ 19 系統(tǒng)組成 ................................................................................................................... 19 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì) 說(shuō)明書（畢業(yè) 論文 ） IV 鍵盤接口電路 ........................................................................................................... 20 顯示電路 ................................................................................................................... 21 LED 顯示模塊 ................................................................................................ 21 顯示模塊 ........................................................................................................ 22 測(cè)量電路 ................................................................................................................... 24 測(cè)量與自校選擇電路 .................................................................................... 25 測(cè)頻 /測(cè)周電路 ............................................................................................... 26 脈寬控制電路 ................................................................................................ 28 硬件電路的 VHDL語(yǔ)言描述 ................................................................