【正文】 同樣是低電平有效的SYNC 信號是復合同步信號，控制輸出信號的同步。 圖 8 SDRAM硬件電路設計圖 D/A轉換器電路設計 由于 FPGA 輸出的圖像信號為數字信號，而我的顯示屏為 VGA 接口，其需要的信號為模擬信號。從控制的復雜度來考慮，SRAM 的控制最簡單，不需要刷新操作，其次是 SDRAM，它的控制難點在于需要刷新操作，控制最復雜的是 DDRSDRAM，它在時鐘的上升沿和下降沿都要進行數據傳輸。 MT9M011 初始化之后，按照控制寄存器所設定的工作方式啟動時序控制器來控制 MT9M011 的各采樣點對外界景象進行采樣，并控制模擬信號處理器將采樣到的數據以一定的方式通過模數轉換器轉化成數字信號輸出。輸入低電平有效，當此管腳上的電平被下 拉到低于 LOW 時產生有效低電平復位信號。因此，綜合考慮，在本設計中選擇有源晶振作為系統(tǒng)時鐘的發(fā)生器。由于開關穩(wěn)壓器電源較易實現且性能穩(wěn)定，在本設計中選擇該方法實現電源的設計，電源設計電路圖如圖 3 所示。 下面就針對 FPGA 控制電路、圖像采集電路、 SDRAM 存儲電路、 D/A 轉換電路四部分硬件電路進行詳細介紹。 FPGA[5]選擇 ALTERA 公司生產的具有大容量、低成本的 Cyclone II EP2C70；圖像傳感器選擇 Micron 公司生產的具有 130 萬像素傳感器的 MT9M011； SDRAM 選用 4M 16位的 IS42S8800； D/A 轉換器選用 ADI 公司生產的 ADV7123。 論文結構 基于以上的設計目標和任務，本論文分為以下幾個方面進行闡述所設計的圖像采集系統(tǒng)： （ 1）第 1 章 緒論。 FPGA 本身的高性能（基于查找表 LUT 及邏輯模塊結構）、高集成度（高達幾十萬甚至上百萬個邏輯門）和低功耗的特點，己經使其具備了高速 CPU的性能。 目前，圖像采集系統(tǒng)廣泛的用于國民經濟、國防建設、科學研究等各個領域。將每一部分的仿真結果都與理論結果進行了比較和分析，并在實物中進行了調試。 武漢理工大學畢業(yè)設計（論文） I 摘 要 隨著全球科技的不斷發(fā)展，各種工業(yè)控制、模式識別以及計算機視覺對圖像采集的要求越來越高。 本設計的創(chuàng)新點在于充分發(fā)揮了 FPGA 在數字信號處理高集成、高速度的優(yōu)點，很好的解決了圖像采集數據量大、處理耗時、信號復雜 等技術難點。圖像技術包括圖像采集、圖像傳輸、圖像存儲 、圖像處理和圖像分析等。這些方法要么處理速度較慢，無法滿足現代圖像處理系統(tǒng)的實時性要求；要么專業(yè)性太強，應用受限制。因此，深入研究基于 FPGA 進行實時圖像 處理系統(tǒng)，對開發(fā)出高性能的圖像處理產品具有極其重要的現實意義！ 武漢理工大學畢業(yè)設計（論文） 2 設計研究的主要內容及預期目標 本設計研究的主要內容是：依照圖像采集原理及 FPGA 技術，完成圖像采集系統(tǒng)的設計。介紹了調試方法； （ 6）結束語 對設計創(chuàng)新點進行了總結，并提出了設計的 不足，對進一步的研究提出了展望。系統(tǒng)上電后， FPGA內部的 I2C 控制器配置程序經過 I2C 總線引腳 SDATA 與 SCLK 傳輸至 CMOS 的寄存器中，使攝像頭按照配置的模式工作，輸出行場同步信號、像素時鐘、圖像數據。 控制部分電源設計 由于 FPGA 的工作電壓為 ，而 DA 轉換器等器件需要 5V的電壓。它的信號電平是可變的，根據起振電路來決定，同樣的晶振可以適用于多種電壓，且價格通常也較低，無源晶振相對于有源晶振而言其缺陷是信號質量較差，通常需要精確匹配外圍電路（用于信號匹配的電容、電感、電阻等），更換不同頻率的晶體時周邊配置電路需要做相應的調整。 一般常用的 RC 復位電路可以實現上述基本功能，但是解決不了電源毛刺和電源電壓不足的問題，而且調整 RC 常數來改變延時會令系統(tǒng)驅動能力變差 [9]。 為了獲得更好 的效果，在設計中，我選用 Micron 公司生產的 CMOS 傳感器 MT9M011，它為 1/3 英寸的主動式數字圖像傳感器，其有效圖像序列范圍為 1280 1024，結合了眾多數碼照相機具有的功能如行列跳躍、快照模式等等，可以通過一個兩線的串口來實現可編程操作，并且具有功耗低的特點 [10]，幀有效和行有效信號將在特定的引腳上輸出，并且還配有像素時鐘同步響應的有效數據。從系統(tǒng)時鐘來考慮 ，系統(tǒng)時鐘為 50M 赫茲，對于 SRAM、 SDRAM 和 DDRSDRAM，這個時鐘都可以滿足，所以，時鐘的限制可以忽略。 對于 SDRAM 的型號，選用 ISSI 公司的 IS42S16400A，存儲容量大小 4Mbit（ 1Mbits 16bits 4Banks），運行時鐘為 16 133 或 100MHz，可編程的突發(fā)長度及突發(fā)方式，可編程的 /CAS 等待時間（ 2 或 3 周期）。為滿足工業(yè)要求，在模擬輸出端使用 75 歐電阻接地。同時 FPGA為 ADV7123 提供消隱信號 VGA_BLANK 以及同步信號 VGA_SYNC。 ADV7123 內部含三路最高可達 240MS/S 的 10 位視頻 D/A 轉換器，時鐘頻率為 50MHZ。雖然控制比 SRAM要復雜一些，但現在都有成熟的解決方案，況且價格比 SRAM 便宜很多，可以有效的降低設計成本。由于 MT9M011 內部自帶時鐘發(fā)生器和 ADC，因此只需通過 SDATA 與 SCLK 兩條總線配置好 MT9M011 的控制寄存器之后，為 MT9M011 提供CLKIN 時鐘信號，其就可將采集到的圖像數據連同像素時鐘、行有效信號以及幀有效信號一起輸出至 FPGA。與 CCD 傳感器相比， CMOS 傳感器不僅成本遠低于 CCD 產品，而且 CMOS 傳感器可輕松實現較高的集成度，另外 CMOS 傳感器擁有超低功耗的優(yōu)點。 圖 4 時鐘電路設計圖 復位電路設計 為保證系統(tǒng)工作的穩(wěn)定性，需要在電路設計中加入復位電路，它的基本功能是：在系統(tǒng)上電時提供復位信號直至系統(tǒng)上電穩(wěn)定后撤消復位信號，以此防止在系統(tǒng)上電時，由于電平不穩(wěn)而對系統(tǒng)器件造成的沖擊。 武漢理工大學畢業(yè)設計（論文） 6 時鐘電路設計 目前在時鐘電路設計中，一般選用晶振來作為時鐘源，而晶振又分為有源晶振和無源晶振。EP2C70F896 芯片參數 [8]如表 1 所示。 外界圖像 FPGA D/A轉換器 圖像傳感器 VGA接口 SDRAM 存儲器 武漢理工大學畢業(yè)設計（論文） 4 3 系統(tǒng)硬件設計 系統(tǒng)整體硬件結構圖 為了對系統(tǒng)的硬件結構有一個整體性的把握，下面對整個系統(tǒng)的硬件結構圖進行討論分析。對系統(tǒng)的硬件電路進行分塊設計； （ 4）第 4 章 系統(tǒng)軟件設計。如果將 FPGA 與一些現有的圖像處理芯片結合起來，組成滿足很多場合需求的嵌入式圖像處理系統(tǒng)，這不僅能解決以上許多問題，還可以大大提高系統(tǒng)圖像處理的性能 [4]。而多媒體通信、高清晰度電視以及圖像處理、模式識別和計算機視覺等眾多領域都對視頻圖像的采集與處理提出了越來越高的要求，顯然圖像采集技術的研究具有重要的現實意義。 關鍵字 ： FPGA；圖像采集； VGA ； SDRAM 存儲器 武漢理工大學畢業(yè)設計（論文） II Abstract With the continuous development of global science and technology, industrial control, pattern recognition and puter vision for image acquisition have bee increasingly demanding. Acpanied by the emergence of embedded systems and development, to design a reasonable price, the use of flexible image acquisition systems have bee possible, and that the design of image acquisition system also has important practical significance. This paper describes a technique based on embedded digital image acquisition system design. The system uses a FPGA chip as the master to plete the image sensor, SDRAM memory, and VGA monitor control of the timing. The chip is built up of internal configuration module by the I2C, image acquisition module, image data format conversion module, SDRAM controller and the VGA control module. The innovation of this design is to give full play to the FPGA digital signal processing in highly integrated, highspeed advantages of a good solution to many technical problems such as the large amount of image data collection, processing and timeconsuming, plex signals. In addition, the design of image acquisition, processing and display machines are not involved in PC, which is a better solution of the bulky traditional image acquisition, the shortings of high cost. In this paper, I analyze the status and significance of the image acquisition system at first. After a brief introduction of the system design and operating principle, I introduce the principle of the system hardware circuits, software program in detail. At the same time, I design the modules and simulate them in Chapter 3 and 4. Each part of the simulation results with the theoretical results is pared and analyzed, and inkind in the debugger. In the paper in Chapter 5, I record the problems encountered in testing and my own experiences in detail, and gives the results of physical testing. In the physical operation, the system can achieve realtime image acquisition, the image acquisition is clear. This system has received the desired results. Key Words： FPGA； image capture； VGA； SDRAM memory 武漢理工大學畢業(yè)設計（論文） 1 1 緒論 課題提出的背景和意義 人類有 80%以上的信息來自于圖像。該系統(tǒng)采用FPGA 作為主控芯片，來完成對圖像傳感器、 SDRAM 存儲器以及 VGA 顯示器的時序控制。 本文詳細介紹了一種基于嵌入式技術的數字圖像采集系統(tǒng)的設計方案。 在實物運行中，系統(tǒng)能夠實現圖像的實時采集，且采集圖像較 為清晰，收到了預期的效果。 對于這些基于圖像辨別而進行操作控制的應用系統(tǒng)，圖像采集是它們不可或缺的前端設備。 如果采用 FPGA 結合外部存儲器的方式，則它在處理像實時圖像信號這樣巨大的信息量時便顯得游刃有余，滿足系統(tǒng)對實時性的要求。介紹系統(tǒng)的設計方案； （ 3）第 3 章 系統(tǒng)硬件設計。系統(tǒng)的工作流程主要有以下 5 個步驟： （ 1） FPGA 通過 I2C[7]協(xié)議對圖像傳感器芯片 MT9M011 的控制寄存器進行設置，設置它的工作方式（如曝光時間、工作模式等）； （ 2）對 MT9M011 初始化完畢后， FPGA 為圖像傳感器提供主時鐘，讀出圖像傳感器的行、場、 幀同步信號以及圖