【正文】 的信息來自于圖像。高速的圖像采集和傳輸應(yīng)用需求，極大地推動(dòng)了圖像技術(shù)的發(fā)展。而多媒體通信、高清晰度電視以及圖像處理、模式識(shí)別和計(jì)算機(jī)視覺等眾多領(lǐng)域都對(duì)視頻圖像的采集與處理提出了越來越高的要求，顯然圖像采集技術(shù)的研究具有重要的現(xiàn)實(shí)意義。而 FPGA 是一種較大規(guī)模的可編程邏輯器件，可以用于任何的數(shù)字邏輯系統(tǒng) [1]，特別是實(shí)時(shí)處理方面，更有獨(dú)特的優(yōu)勢(shì) [2]。如果將 FPGA 與一些現(xiàn)有的圖像處理芯片結(jié)合起來，組成滿足很多場(chǎng)合需求的嵌入式圖像處理系統(tǒng)，這不僅能解決以上許多問題，還可以大大提高系統(tǒng)圖像處理的性能 [4]。 本設(shè)計(jì)所要完成的任務(wù)和預(yù)期目標(biāo)是： （ 1）設(shè)計(jì)能夠進(jìn)行實(shí)時(shí)圖像采集的圖像采集系統(tǒng)的方案； （ 2）進(jìn)行系統(tǒng)硬件電路的設(shè)計(jì)； （ 3）完成對(duì) FPGA 的軟件程序的編寫并進(jìn)行仿真調(diào)試； （ 4）在以上基礎(chǔ)上進(jìn)行實(shí)際 調(diào)試，并能夠在液晶屏上看到采集到圖像。對(duì)系統(tǒng)的硬件電路進(jìn)行分塊設(shè)計(jì)； （ 4）第 4 章 系統(tǒng)軟件設(shè)計(jì)。 圖 1 系統(tǒng)總體設(shè)計(jì)方框圖 如圖 1 所示，本系統(tǒng)使用的硬件芯片主要有以下 4 個(gè)：圖像傳感器、 FPGA、 SDRAM存儲(chǔ)器以及 D/A 轉(zhuǎn)換器。 外界圖像 FPGA D/A轉(zhuǎn)換器 圖像傳感器 VGA接口 SDRAM 存儲(chǔ)器 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 4 3 系統(tǒng)硬件設(shè)計(jì) 系統(tǒng)整體硬件結(jié)構(gòu)圖 為了對(duì)系統(tǒng)的硬件結(jié)構(gòu)有一個(gè)整體性的把握，下面對(duì)整個(gè)系統(tǒng)的硬件結(jié)構(gòu)圖進(jìn)行討論分析。之后， FPGA 產(chǎn)生行、場(chǎng)、幀同步信號(hào)，將數(shù)據(jù)通過 DA 轉(zhuǎn)換器 ，將數(shù)據(jù)轉(zhuǎn)換成 VGA 接口所需的模擬信號(hào)，輸出至液晶屏上顯示。EP2C70F896 芯片參數(shù) [8]如表 1 所示。目前總的來說有三種電源解決方案，分別是線性穩(wěn)壓器電源（ LDO）、開關(guān)穩(wěn)壓器電源、電源模塊。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 6 時(shí)鐘電路設(shè)計(jì) 目前在時(shí)鐘電路設(shè)計(jì)中，一般選用晶振來作為時(shí)鐘源，而晶振又分為有源晶振和無源晶振。由于本設(shè)計(jì)對(duì)時(shí)鐘信號(hào)的精度要求較高，時(shí)鐘信號(hào)的不穩(wěn)定很容 易造成圖像采集和顯示的失敗。 圖 4 時(shí)鐘電路設(shè)計(jì)圖 復(fù)位電路設(shè)計(jì) 為保證系統(tǒng)工作的穩(wěn)定性，需要在電路設(shè)計(jì)中加入復(fù)位電路，它的基本功能是：在系統(tǒng)上電時(shí)提供復(fù)位信號(hào)直至系統(tǒng)上電穩(wěn)定后撤消復(fù)位信號(hào)，以此防止在系統(tǒng)上電時(shí)，由于電平不穩(wěn)而對(duì)系統(tǒng)器件造成的沖擊。在信號(hào)的連接設(shè)計(jì)中， SP70SS 芯片的 MR 管腳為手動(dòng)復(fù)位管腳，復(fù)位電路設(shè)計(jì)圖如圖 5 所示。與 CCD 傳感器相比， CMOS 傳感器不僅成本遠(yuǎn)低于 CCD 產(chǎn)品，而且 CMOS 傳感器可輕松實(shí)現(xiàn)較高的集成度，另外 CMOS 傳感器擁有超低功耗的優(yōu)點(diǎn)。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 8 圖 6 MT9M011內(nèi)部原理框圖 FPGA 通過 I2C 協(xié)議對(duì)圖像傳感器 MT9M011 的控制寄存器寫入命令，對(duì)圖像傳感器MT9M011 進(jìn)行初始化。由于 MT9M011 內(nèi)部自帶時(shí)鐘發(fā)生器和 ADC，因此只需通過 SDATA 與 SCLK 兩條總線配置好 MT9M011 的控制寄存器之后，為 MT9M011 提供CLKIN 時(shí)鐘信號(hào)，其就可將采集到的圖像數(shù)據(jù)連同像素時(shí)鐘、行有效信號(hào)以及幀有效信號(hào)一起輸出至 FPGA。從器件體積考慮，單片 SRAM 的容量很小，需要多片來組合，這樣體積就比采用 DRAM 的要大很多。雖然控制比 SRAM要復(fù)雜一些，但現(xiàn)在都有成熟的解決方案，況且價(jià)格比 SRAM 便宜很多，可以有效的降低設(shè)計(jì)成本。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 10 SDRAM硬件電路設(shè)計(jì) SDRAM 硬件電路設(shè)計(jì)圖如圖 8 所示， FPGA 輸出信號(hào) DRAM_D[0..15]為圖像數(shù)據(jù)信號(hào)，將其直接接至 SDRAM 的數(shù)據(jù)端口 D0D15； FPGA 輸出信號(hào) DRAM_A[0..11]為 FPGA的地址信號(hào)，將其分別接至 SDRAM 的地址端口 A0A11；另外 FPGA 根據(jù)圖像傳感器傳來的各類時(shí)序信號(hào)產(chǎn)生 SDRAM 的控制信號(hào)來控制 SDRAM 的讀寫。 ADV7123 內(nèi)部含三路最高可達(dá) 240MS/S 的 10 位視頻 D/A 轉(zhuǎn)換器，時(shí)鐘頻率為 50MHZ。當(dāng) BLANK 信號(hào)為低電平時(shí)，模擬視頻輸出消隱電平，此時(shí)從 R9R0、 G9G0、 B9B0 輸入的所有數(shù)據(jù)被忽略。同時(shí) FPGA為 ADV7123 提供消隱信號(hào) VGA_BLANK 以及同步信號(hào) VGA_SYNC。 BLANK 與 SYNC 信號(hào)都是在 CLOCK武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 11 的上升沿被鎖存的。為滿足工業(yè)要求，在模擬輸出端使用 75 歐電阻接地。因此，在 FPGA 與液晶屏之間就需要一個(gè)數(shù)模轉(zhuǎn)換器，在本設(shè)計(jì)中選擇 ADI公司的 ADV7123[14]作為圖像數(shù)字信 號(hào)的 D/A 轉(zhuǎn)換器。 對(duì)于 SDRAM 的型號(hào)，選用 ISSI 公司的 IS42S16400A，存儲(chǔ)容量大小 4Mbit（ 1Mbits 16bits 4Banks），運(yùn)行時(shí)鐘為 16 133 或 100MHz，可編程的突發(fā)長度及突發(fā)方式，可編程的 /CAS 等待時(shí)間（ 2 或 3 周期）。 綜上所述，從單片容量、時(shí)鐘、體積、控 制復(fù)雜度等幾方面綜合考慮， SDRAM 是最佳選擇。從系統(tǒng)時(shí)鐘來考慮 ，系統(tǒng)時(shí)鐘為 50M 赫茲，對(duì)于 SRAM、 SDRAM 和 DDRSDRAM，這個(gè)時(shí)鐘都可以滿足，所以，時(shí)鐘的限制可以忽略。與此同時(shí)，時(shí)序控制器產(chǎn)生與采集數(shù)據(jù) 對(duì)應(yīng)的行、場(chǎng)、幀同步信號(hào)，來產(chǎn)生所采集圖像數(shù)據(jù)的坐標(biāo)，以便后續(xù)處理。 為了獲得更好 的效果，在設(shè)計(jì)中，我選用 Micron 公司生產(chǎn)的 CMOS 傳感器 MT9M011，它為 1/3 英寸的主動(dòng)式數(shù)字圖像傳感器，其有效圖像序列范圍為 1280 1024，結(jié)合了眾多數(shù)碼照相機(jī)具有的功能如行列跳躍、快照模式等等，可以通過一個(gè)兩線的串口來實(shí)現(xiàn)可編程操作，并且具有功耗低的特點(diǎn) [10]，幀有效和行有效信號(hào)將在特定的引腳上輸出，并且還配有像素時(shí)鐘同步響應(yīng)的有效數(shù)據(jù)。 RESET 輸出的有效復(fù)位信號(hào)一般持續(xù) 200ms 左右。 一般常用的 RC 復(fù)位電路可以實(shí)現(xiàn)上述基本功能，但是解決不了電源毛刺和電源電壓不足的問題，而且調(diào)整 RC 常數(shù)來改變延時(shí)會(huì)令系統(tǒng)驅(qū)動(dòng)能力變差 [9]。 時(shí)鐘電路設(shè)計(jì)圖如圖 4 所示，分別將 4 腳對(duì)應(yīng)接上電源和地之后，在 3 腳上就輸出自己所要的時(shí)鐘信號(hào)。它的信號(hào)電平是可變的，根據(jù)起振電路來決定，同樣的晶振可以適用于多種電壓，且價(jià)格通常也較低，無源晶振相對(duì)于有源晶振而言其缺陷是信號(hào)質(zhì)量較差，通常需要精確匹配外圍電路（用于信號(hào)匹配的電容、電感、電阻等），更換不同頻率的晶體時(shí)周邊配置電路需要做相應(yīng)的調(diào)整。 圖 3 電源設(shè)計(jì)電路圖 由于自己手上有一個(gè) 9V的變壓器，應(yīng)此，對(duì)于 220V電壓到 9V電壓的轉(zhuǎn)換在這里就不再設(shè)計(jì)。 控制部分電源設(shè)計(jì) 由于 FPGA 的工作電壓為 ，而 DA 轉(zhuǎn)換器等器件需要 5V的電壓。 FPGA控制系統(tǒng)設(shè)計(jì) 主控芯片的選擇 由于本設(shè)計(jì)為圖像采集系統(tǒng)，要處理大量的圖像數(shù)據(jù)，其運(yùn)算需要大量的邏輯資源。系統(tǒng)上電后， FPGA內(nèi)部的 I2C 控制器配置程序經(jīng)過 I2C 總線引腳 SDATA 與 SCLK 傳輸至 CMOS 的寄存器中，使攝像頭按照配置的模式工作，輸出行場(chǎng)同步信號(hào)、像素時(shí)鐘、圖像數(shù)據(jù)。 系統(tǒng)工作原理 如圖 1 所示，本設(shè)計(jì)中 FPGA 為整個(gè)圖像采集系統(tǒng)的控制核心，使用 Verilog HDL[6]為編程語言。介紹了調(diào)試方法； （ 6）結(jié)束語 對(duì)設(shè)計(jì)創(chuàng)新點(diǎn)進(jìn)行了總結(jié)，并提出了設(shè)計(jì)的 不足，對(duì)進(jìn)一步的研究提出了展望。主要概述圖像采集系統(tǒng)的研究背景和意義； （ 2）第 2 章 系統(tǒng)方案設(shè)計(jì)。因此，深入研究基于 FPGA 進(jìn)行實(shí)時(shí)圖像 處理系統(tǒng)，對(duì)開發(fā)出高性能的圖像處理產(chǎn)品具有極其重要的現(xiàn)實(shí)意義！ 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 2 設(shè)計(jì)研究的主要內(nèi)容及預(yù)期目標(biāo) 本設(shè)計(jì)研究的主要內(nèi)容是：依照?qǐng)D像采集原理及 FPGA 技術(shù)，完成圖像采集系統(tǒng)的設(shè)計(jì)。用 FPGA 來做實(shí)時(shí)圖像處理，由于可編程邏輯的大容量、靈活性，可以實(shí)現(xiàn)圖像極大的并行處理能力，速度比 PC 機(jī)和數(shù)字信號(hào)處理芯片快，并可以實(shí)現(xiàn) SOPC 系統(tǒng) [3]。這些方法要么處理速度較慢，無法滿足現(xiàn)代圖像處理系統(tǒng)的實(shí)時(shí)性要求；要么專業(yè)性太強(qiáng)，應(yīng)用受限制。在醫(yī)學(xué)方面，如染色體分析以及超聲、核磁共振和 CT 等技術(shù)，是利用圖像系統(tǒng)對(duì)病人進(jìn)行無痛安全直觀地診斷和治療；通訊方面的應(yīng)用如可視電話、電視會(huì)議和新一代的手機(jī)功能；在衛(wèi)星遙感方面，廣泛用于土地測(cè)繪、資源調(diào)查、氣象檢查、環(huán)境污染監(jiān)督、農(nóng)作物估產(chǎn)、軍事偵查和地形匹配等領(lǐng)域；在公安刑事偵察中的指紋識(shí)別、人臉組合與識(shí)別等；還有 工業(yè)生產(chǎn)方面的產(chǎn)品無損檢測(cè)等等。圖像技術(shù)包括圖像采集、圖像傳輸、圖像存儲(chǔ) 、圖像處理和圖像分析等。在論文的第 5 章中，詳細(xì)記錄了調(diào)試中遇到的問題與自己的調(diào)試體會(huì)，并給出了實(shí)物調(diào)試結(jié)果。 本設(shè)計(jì)的創(chuàng)新點(diǎn)在于充分發(fā)揮了 FPGA 在數(shù)字信號(hào)處理高集成、高速度的優(yōu)點(diǎn)，很好的解決了圖像采集數(shù)據(jù)量大、處理耗時(shí)、信號(hào)復(fù)雜 等技術(shù)難點(diǎn)。伴隨著嵌入 式系統(tǒng)的興起和發(fā)展，設(shè)計(jì)一種價(jià)格合理、使用靈活的圖像采集系統(tǒng)已成為可能，而這種圖像采集系統(tǒng)的設(shè)計(jì)也有著十分重要的實(shí)際意義。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） I 摘 要 隨著全球科技的不斷發(fā)展，各種工業(yè)控制、模式識(shí)別以及計(jì)算機(jī)視覺對(duì)圖像采集的要求越來越高。該芯片內(nèi)部由 I2C 配置模塊、圖像采集模塊、圖像數(shù)據(jù)格式轉(zhuǎn)換模塊、 SDRAM 控制器模塊以及 VGA 控制模塊組成。將每一部分的仿真結(jié)果都與理論結(jié)果進(jìn)行了比較和分析，并在實(shí)物中進(jìn)行了調(diào)試。隨著全球工業(yè)化的不斷深入，科學(xué)技術(shù)的不斷提高，圖像技術(shù)在眾多科學(xué)研究領(lǐng)域和日常生活中得到了廣泛的應(yīng)用。 目前，圖像采集系統(tǒng)廣泛的用于國民經(jīng)濟(jì)、國防建設(shè)、科學(xué)研究等各個(gè)領(lǐng)域。 傳統(tǒng)的數(shù)字圖像采集、處理系統(tǒng)多采用計(jì)算機(jī)軟件、單片機(jī)或?qū)Ｓ?DSP 等來實(shí)現(xiàn)。 FPGA 本身的高性能（基于查找表 LUT 及邏輯模塊結(jié)構(gòu)）、高集成度（高達(dá)幾十萬甚至上百萬個(gè)邏輯門）和低功耗的特點(diǎn)，己經(jīng)使其具備了高速 CPU的性能。 綜上所述，與其他實(shí)現(xiàn)方式相比，利用 FPGA來實(shí)現(xiàn)圖像處理有其獨(dú)特的優(yōu)越性； FPGA芯片的可編程性和強(qiáng)大的處理能力，使其可以靈活、高效的運(yùn)行和分析各種圖像處理算法；并且它的高集成度，使我們可設(shè)計(jì)出較小的系統(tǒng)。 論文結(jié)構(gòu) 基于以上的設(shè)計(jì)目標(biāo)和任務(wù)，本論文分為以下幾個(gè)方面進(jìn)行闡述所設(shè)計(jì)的圖像采集系統(tǒng)： （ 1）第 1 章 緒論。運(yùn)用 Verilog HDL 語言對(duì) FPGA 進(jìn)行編程，并對(duì)各模塊進(jìn)行波形仿真驗(yàn)證； （ 5）第 5 章 系統(tǒng)調(diào)試。 FPGA[5]選擇 ALTERA 公司生產(chǎn)的具有大容量、低成本的 Cyclone II EP2C70；圖像傳感器選擇 Micron 公司生產(chǎn)的具有 130 萬像素傳感器的 MT9M011； SDRAM 選用 4M 16位的 IS42S8800； D/A 轉(zhuǎn)換器選用 ADI 公司生產(chǎn)的 ADV7123。 圖 2 系統(tǒng)硬件結(jié)構(gòu)圖 由第 2 章的分析，可以得到系統(tǒng)硬件結(jié)構(gòu)圖如圖 2 所示，硬 件電路主要有 FPGA 控制電路、圖像采集電路、 SDRAM 存儲(chǔ)電路、 D/A 轉(zhuǎn)換電路四個(gè)部分。 下面就針對(duì) FPGA 控制電路、圖像采集電路、 SDRAM 存儲(chǔ)電路、 D/A 轉(zhuǎn)換電路四部分硬件電路進(jìn)行詳細(xì)介紹。 攝像頭模塊 CMOS 圖像傳感器 DATA FVAL LVAL PCLK MCLK SDATA SCLK FPGA CMOS數(shù)據(jù)采集控制模塊 I2C 控制器 RGB 數(shù)據(jù)轉(zhuǎn)換模塊 VGA 及AD 轉(zhuǎn)換控制器 SDRAM 控制器 DA 轉(zhuǎn)換器、VGA接口 DATA HS VS CLK SDRAM DATA ADDR CTRL 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 5 表 1 EP2C70F896芯片參數(shù) 邏輯單元 68416 M4KRAM 塊（ 4K 比特＋ 512 校驗(yàn)比特） 105 總比特?cái)?shù) 1152021 嵌入式 18x18 位乘法器 150 PLLs 4 最多用戶 I/O 管腳 622 差分通道 200 由表 1 知，此芯片資源豐富，對(duì)于本系統(tǒng)的需要，完全可以滿足。由于開關(guān)穩(wěn)壓器電源較易實(shí)現(xiàn)且性能穩(wěn)定，在本設(shè)計(jì)中選擇該方法實(shí)現(xiàn)電源的設(shè)計(jì)，電源設(shè)計(jì)電路圖如圖 3 所示。 無源晶振無源晶振是有 2 個(gè)引腳 的無極性元件，需要借助于時(shí)鐘電路才能產(chǎn)生振蕩信號(hào)，自身無法振蕩起來。因此，綜合考慮，在本設(shè)計(jì)中選擇有源晶振作為系統(tǒng)時(shí)鐘的發(fā)生器。同時(shí) 它還要用來時(shí)刻檢測(cè)電源的狀態(tài)，在電源失效時(shí)及時(shí)的復(fù)位系統(tǒng)，并且可以根據(jù)需要（如系統(tǒng)陷入不可知的錯(cuò)誤運(yùn)行狀態(tài)時(shí)）手動(dòng)的復(fù)位系統(tǒng)。輸入低電平有效，當(dāng)此管腳上的電平被下 拉到低于 LOW 時(shí)產(chǎn)生有效低電平復(fù)位信號(hào)。本系統(tǒng)圖像采集用于監(jiān)控領(lǐng)域，對(duì)于圖像的質(zhì)量要求不是非常高，而對(duì)傳感器的功耗要求必須很低，因此本系統(tǒng)的圖像采集部分選用了 CMOS 圖像傳感器。 MT9M011 初始化之后，按照控制寄存器所設(shè)定的工作方式啟動(dòng)時(shí)序控制器來控制 MT9M0