【正文】 ....................... 26 5 系統(tǒng)調(diào)試與分析 ........................................................................................................................... 28 系統(tǒng)實(shí)物圖 ........................................................................................................................ 28 系統(tǒng)調(diào)試 ............................................................................................................................ 28 系統(tǒng)調(diào)試過程 ........................................................................................................... 28 系統(tǒng)調(diào)試中遇到的問題 ............................................................................................. 29 系統(tǒng)調(diào)試的體會 ................................................................................................................. 30 結(jié)束語 ............................................................................................................................................. 31 參考文獻(xiàn) ......................................................................................................................................... 32 附錄 1 圖象采集部分源程序 ............................................................................................................ 33 附錄 2 電路圖 ................................................................................................................................. 36 附錄 3 實(shí)物圖和采集圖像 ................................................................................................................ 39 致 謝 ...................................................................................................................錯(cuò)誤 !未定義書簽。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） I 摘 要 隨著全球科技的不斷發(fā)展，各種工業(yè)控制、模式識別以及計(jì)算機(jī)視覺對圖像采集的要求越來越高。 本文詳細(xì)介紹了一種基于嵌入式技術(shù)的數(shù)字圖像采集系統(tǒng)的設(shè)計(jì)方案。該芯片內(nèi)部由 I2C 配置模塊、圖像采集模塊、圖像數(shù)據(jù)格式轉(zhuǎn)換模塊、 SDRAM 控制器模塊以及 VGA 控制模塊組成。另外，該設(shè)計(jì)的圖像采集、處理及顯示均沒有 PC 機(jī)的參與，較好的解決了傳統(tǒng)圖像采集體積大、成本高的缺點(diǎn)。將每一部分的仿真結(jié)果都與理論結(jié)果進(jìn)行了比較和分析，并在實(shí)物中進(jìn)行了調(diào)試。 在實(shí)物運(yùn)行中，系統(tǒng)能夠?qū)崿F(xiàn)圖像的實(shí)時(shí)采集，且采集圖像較 為清晰，收到了預(yù)期的效果。隨著全球工業(yè)化的不斷深入，科學(xué)技術(shù)的不斷提高，圖像技術(shù)在眾多科學(xué)研究領(lǐng)域和日常生活中得到了廣泛的應(yīng)用。其中圖像采集是圖像技術(shù)的基礎(chǔ)和前提。 目前，圖像采集系統(tǒng)廣泛的用于國民經(jīng)濟(jì)、國防建設(shè)、科學(xué)研究等各個(gè)領(lǐng)域。 對于這些基于圖像辨別而進(jìn)行操作控制的應(yīng)用系統(tǒng)，圖像采集是它們不可或缺的前端設(shè)備。 傳統(tǒng)的數(shù)字圖像采集、處理系統(tǒng)多采用計(jì)算機(jī)軟件、單片機(jī)或?qū)Ｓ?DSP 等來實(shí)現(xiàn)。為了有效地提高各類圖像采集速度和實(shí)現(xiàn)各類圖像處理算法，許多用于視 頻圖像采集和處理的芯片隨之應(yīng)運(yùn)而生，芯片的處理功能也越來越強(qiáng)大，使用也越來越方便。 FPGA 本身的高性能（基于查找表 LUT 及邏輯模塊結(jié)構(gòu)）、高集成度（高達(dá)幾十萬甚至上百萬個(gè)邏輯門）和低功耗的特點(diǎn)，己經(jīng)使其具備了高速 CPU的性能。 如果采用 FPGA 結(jié)合外部存儲器的方式，則它在處理像實(shí)時(shí)圖像信號這樣巨大的信息量時(shí)便顯得游刃有余，滿足系統(tǒng)對實(shí)時(shí)性的要求。 綜上所述，與其他實(shí)現(xiàn)方式相比，利用 FPGA來實(shí)現(xiàn)圖像處理有其獨(dú)特的優(yōu)越性； FPGA芯片的可編程性和強(qiáng)大的處理能力，使其可以靈活、高效的運(yùn)行和分析各種圖像處理算法；并且它的高集成度，使我們可設(shè)計(jì)出較小的系統(tǒng)。使系統(tǒng)在 FPGA 的控制下，將圖像傳感器中的數(shù)據(jù)正確的讀出，并傳送至液晶顯示屏顯示出來，以檢測所采集的圖像數(shù)據(jù)的正確性。 論文結(jié)構(gòu) 基于以上的設(shè)計(jì)目標(biāo)和任務(wù)，本論文分為以下幾個(gè)方面進(jìn)行闡述所設(shè)計(jì)的圖像采集系統(tǒng)： （ 1）第 1 章 緒論。介紹系統(tǒng)的設(shè)計(jì)方案； （ 3）第 3 章 系統(tǒng)硬件設(shè)計(jì)。運(yùn)用 Verilog HDL 語言對 FPGA 進(jìn)行編程，并對各模塊進(jìn)行波形仿真驗(yàn)證； （ 5）第 5 章 系統(tǒng)調(diào)試。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 3 2 系統(tǒng)方案設(shè)計(jì) 系統(tǒng)總體設(shè)計(jì)方框圖 本系統(tǒng)主要由圖像傳感器采集模塊、 SDRAM 存儲模塊、 FPGA 控制模塊、 D/A 轉(zhuǎn)換模塊組成，系統(tǒng)總體設(shè)計(jì)方框圖如圖 1 所示。 FPGA[5]選擇 ALTERA 公司生產(chǎn)的具有大容量、低成本的 Cyclone II EP2C70；圖像傳感器選擇 Micron 公司生產(chǎn)的具有 130 萬像素傳感器的 MT9M011； SDRAM 選用 4M 16位的 IS42S8800； D/A 轉(zhuǎn)換器選用 ADI 公司生產(chǎn)的 ADV7123。系統(tǒng)的工作流程主要有以下 5 個(gè)步驟： （ 1） FPGA 通過 I2C[7]協(xié)議對圖像傳感器芯片 MT9M011 的控制寄存器進(jìn)行設(shè)置，設(shè)置它的工作方式（如曝光時(shí)間、工作模式等）； （ 2）對 MT9M011 初始化完畢后， FPGA 為圖像傳感器提供主時(shí)鐘，讀出圖像傳感器的行、場、 幀同步信號以及圖像數(shù)據(jù)信號； （ 3）在 FPGA 中使用行緩沖加流水線的處理方式將讀入的行數(shù)據(jù)實(shí)時(shí)轉(zhuǎn)換成標(biāo)準(zhǔn)的30 位 RGB 數(shù)據(jù)； （ 4）將 SDRAM 數(shù)據(jù)端口仿真成四個(gè)虛擬的數(shù)據(jù)端口（ 2 個(gè)寫端口和 2 個(gè)讀端口），對 RGB 數(shù)據(jù)進(jìn)行存儲； （ 5）在 FPGA 中產(chǎn)生 VGA 的同步信號，并從 SDRAM 中讀出圖像數(shù)據(jù)進(jìn)行顯示。 圖 2 系統(tǒng)硬件結(jié)構(gòu)圖 由第 2 章的分析，可以得到系統(tǒng)硬件結(jié)構(gòu)圖如圖 2 所示，硬 件電路主要有 FPGA 控制電路、圖像采集電路、 SDRAM 存儲電路、 D/A 轉(zhuǎn)換電路四個(gè)部分。 CMOS 模塊檢測行場同步信號，生成寫使能信號，在像素時(shí)鐘的上升沿將數(shù)據(jù)采集到寄存器中， RGB 數(shù)據(jù)轉(zhuǎn)換模塊將采集的原始 RAW 數(shù)據(jù)轉(zhuǎn)換成 RGB 信號，通過 SDRAM 控制器模塊將數(shù)據(jù)寫入 SDRAM。 下面就針對 FPGA 控制電路、圖像采集電路、 SDRAM 存儲電路、 D/A 轉(zhuǎn)換電路四部分硬件電路進(jìn)行詳細(xì)介紹。因此 FPGA 的片內(nèi) LE 要很豐富，且其管腳必須滿足外部器件連接的要求，另外考慮到將來功能的擴(kuò)展綜合，選擇 ALTERA 公司生產(chǎn)的 CycloneⅡ系列 EP2C70F896 作為主控器件。 攝像頭模塊 CMOS 圖像傳感器 DATA FVAL LVAL PCLK MCLK SDATA SCLK FPGA CMOS數(shù)據(jù)采集控制模塊 I2C 控制器 RGB 數(shù)據(jù)轉(zhuǎn)換模塊 VGA 及AD 轉(zhuǎn)換控制器 SDRAM 控制器 DA 轉(zhuǎn)換器、VGA接口 DATA HS VS CLK SDRAM DATA ADDR CTRL 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 5 表 1 EP2C70F896芯片參數(shù) 邏輯單元 68416 M4KRAM 塊（ 4K 比特＋ 512 校驗(yàn)比特） 105 總比特?cái)?shù) 1152021 嵌入式 18x18 位乘法器 150 PLLs 4 最多用戶 I/O 管腳 622 差分通道 200 由表 1 知，此芯片資源豐富，對于本系統(tǒng)的需要，完全可以滿足。因此，電源需要兩組： 5V與 。由于開關(guān)穩(wěn)壓器電源較易實(shí)現(xiàn)且性能穩(wěn)定，在本設(shè)計(jì)中選擇該方法實(shí)現(xiàn)電源的設(shè)計(jì)，電源設(shè)計(jì)電路圖如圖 3 所示。如圖 3 所示，在該電源的設(shè)計(jì)中主要使用了 78LS05 及 LM2676 兩個(gè)穩(wěn)壓管，實(shí)現(xiàn)了 5V和 。 無源晶振無源晶振是有 2 個(gè)引腳 的無極性元件，需要借助于時(shí)鐘電路才能產(chǎn)生振蕩信號，自身無法振蕩起來。 而有源晶振有有源晶振有 4 只引腳，是一個(gè)完整的振蕩器，不需要外部振蕩器，信號質(zhì)量好，比較穩(wěn)定，而且連接方式相對簡單，不需要復(fù)雜的配置電路。因此，綜合考慮，在本設(shè)計(jì)中選擇有源晶振作為系統(tǒng)時(shí)鐘的發(fā)生器。由于 DA 轉(zhuǎn)換器以及 VGA 接口電路的頻率為 50M 赫茲，故此有源時(shí)鐘選擇 50M 赫茲。同時(shí) 它還要用來時(shí)刻檢測電源的狀態(tài)，在電源失效時(shí)及時(shí)的復(fù)位系統(tǒng)，并且可以根據(jù)需要（如系統(tǒng)陷入不可知的錯(cuò)誤運(yùn)行狀態(tài)時(shí)）手動(dòng)的復(fù)位系統(tǒng)。為此，本設(shè)計(jì)采用武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 7 本系統(tǒng)中采用復(fù)位芯片 SP70SS 進(jìn)行復(fù)位電路的設(shè)計(jì)，它可在上電時(shí)產(chǎn)生復(fù)位信號，也可使用復(fù)位按鈕手動(dòng)復(fù)位。輸入低電平有效，當(dāng)此管腳上的電平被下 拉到低于 LOW 時(shí)產(chǎn)生有效低電平復(fù)位信號。 圖 5 復(fù)位電路設(shè)計(jì)圖 圖像采集電路設(shè)計(jì) 圖像傳感器的選擇 目前的圖像傳感器主要有 CCD 和 CMOS 兩種。本系統(tǒng)圖像采集用于監(jiān)控領(lǐng)域，對于圖像的質(zhì)量要求不是非常高，而對傳感器的功耗要求必須很低，因此本系統(tǒng)的圖像采集部分選用了 CMOS 圖像傳感器。 圖像傳感器 MT9M011的工作原理 圖像傳感器 MT9M011 內(nèi)部原理框圖 [11]如圖 6 所示，它包括一個(gè) 13161048 的圖像采集 陣列、一個(gè)模擬信號處理器、一個(gè)控制寄存器、一個(gè)時(shí)序控制器以及一路 A/D 轉(zhuǎn)換器。 MT9M011 初始化之后，按照控制寄存器所設(shè)定的工作方式啟動(dòng)時(shí)序控制器來控制 MT9M011 的各采樣點(diǎn)對外界景象進(jìn)行采樣，并控制模擬信號處理器將采樣到的數(shù)據(jù)以一定的方式通過模數(shù)轉(zhuǎn)換器轉(zhuǎn)化成數(shù)字信號輸出。 圖像采集硬件電路 圖 7 MT9M011硬件電路圖 由 中介紹的 MT9M011 的工作原理，可以畫出 MT9M011 硬件電路圖如圖 7 所示，1316 1048 圖像陣列 模擬信號處理器 控制寄存器 時(shí)序控制器 模數(shù)轉(zhuǎn)換器 I2C 控制信號 同步信號 圖像數(shù)據(jù) 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 9 SDATA 與 SCLK 為 I2C 總線的數(shù)據(jù)和時(shí)鐘線， CLKIN 接主時(shí)鐘 25M 赫茲， DOUT9DOUT0為圖像傳感器的數(shù)據(jù)線， PIXCLK 為像素時(shí)鐘、 LINE_VALID 為行有效信號、FRAME_VALID 為幀有效信號。 外部存儲器電路設(shè)計(jì) 外部存儲器的選擇 本系統(tǒng)采集的一幀圖像分辨率大小為 640 480，色深是 24 位，采集時(shí)需要在存儲器中緩存 [12]兩幀，因此存儲器的容量至少為： 640 480 3 2= Byter 由于需要的容量太大，不可能存放在芯片內(nèi)部的 RAM 中，所以必須使用外部存儲器來解決。從成本來考慮，在同等容量的存儲器中， SRAM 的成本要比 DRAM 的成本高很多 [13]。從控制的復(fù)雜度來考慮，SRAM 的控制最簡單，不需要刷新操作，其次是 SDRAM，它的控制難點(diǎn)在于需要刷新操作，控制最復(fù)雜的是 DDRSDRAM，它在時(shí)鐘的上升沿和下降沿都要進(jìn)行數(shù)據(jù)傳輸。它的優(yōu)點(diǎn)是成本低，速度和體積也完全可以滿足我們的要求。因此設(shè)計(jì)選用 SDRAM。 SDRAM簡介 隨著數(shù) 據(jù)處理技術(shù)的進(jìn)一步發(fā)展，對于存儲器的容量和性能提出了越來越高的要求，SDRAM（ Synchronous Dynamic Random Access Memory）即同步動(dòng)態(tài)隨機(jī)存儲器，同步是指 Memory 工作需要步時(shí)鐘，內(nèi)