【正文】 31 END CASE。 PROCESS(cb) 判斷 cb 值的大小 BEGIN CASE cb IS cb 決定 y的賦值大小 WHEN 3 = y = 39。 END IF。139。 ENTITY FSK IS PORT(start : IN STD_LOGIC。 end process。 4分頻輸入 Y : in std_logic。 END PROCESS。) THEN IF(count2 = 11) THEN 滿足條件給 f4 賦值 f4 = 39。 )。 END IF 。event AND clk=39。)then IF (count1 = 1111) then 4位二進制計數(shù)器 count1 = (OTHERS = 39。 時鐘信號 f16 : OUT STD_LOGIC。 end process。 a(1) = a(2)。 ENTITY m_pn IS PORT(start : IN STD_LOGIC。 參數(shù)設(shè)置： 同步信號 start 為 100hz； 時鐘信號 clk 為 40khz； 頻率 1（即 f4）為 10khz ， 占空比 1/2。 2FSK 調(diào)制解調(diào)完整算法 上面已經(jīng)將各個主要器件進行了仿真，本節(jié)主要是將各器件組合在一起，進行 2FSK 整體仿真。139。event and start = 39。 END PROCESS。 本程序算法十分簡單： 當(dāng)基帶信號為高電平時選擇 f1，低電平是選擇 f2。 使用 max+plusⅡ軟件的 vhdl 文本輸入功能并進行時序仿真，得到如下仿真圖： 19 圖 43 分頻器仿真 時鐘信號頻率 80mhz，由圖可以看出 f16占空比是 1/16，頻率為 5mhz， f4占空比是 1/4，頻率為 20mhz； count1， coune2 為計數(shù)器，都是中間變量。 。 PROCESS(clk) BEGIN 占空比 1/16 IF (clk39。139。event and start=39。 MAX+PLUS II 具有開放的界面，提供豐富的邏輯功能庫供設(shè)計人員調(diào)用，還具有開放核的特點，允許設(shè)計人員添加自 己的宏功能模塊。它支持 Altera 公司不同結(jié)構(gòu)的器件，可在多種平臺上運行。 （ 非本設(shè)計主要內(nèi)容 ） 圖 35 FSK 解調(diào)方框圖 實驗表明，采用 8 位分辨率和每周期 10個采樣點可以達(dá)到理想的效果。 當(dāng)信號為 0 時，波形與 f2 相同，說明數(shù)據(jù)選擇器選擇了 f2這路數(shù)據(jù)。 m 序列的顯著特點是：隨機特性；預(yù)先可確定性；循環(huán)特性，從而在通信領(lǐng)域得到了廣泛的應(yīng)用。 在實現(xiàn)時 ， 模 N 計數(shù)器可設(shè)計成帶預(yù)置的計數(shù)器 ， 這樣可以實現(xiàn)任意分頻系數(shù)為 的分頻器 。 圖 27 過零檢測原理圖 整 流 微 分 低 通 濾波器 限 幅 寬脈沖發(fā)生 12 第三章 2FSK 調(diào)制解調(diào)設(shè)計 2FSK 調(diào)制器設(shè)計 整個 2FSK 調(diào)制部分分為五個部分，分別是：分頻器， m 序列產(chǎn)生器 ，數(shù)據(jù)選擇器， 2FSK 跳變檢測部分，正弦信號產(chǎn)生器。 第二，對于數(shù)字調(diào)制信號的解調(diào)，為提高系統(tǒng)的抗噪聲性能，通常采用與模擬調(diào)制系統(tǒng)中不同的解調(diào)方式。 MFSK 信號帶寬 BMFSK=fM f1+△ f (24) FSK 信號功率譜密度 我們 把二進制頻移鍵控信號看成是兩個幅移鍵控信號相疊加 的結(jié)果，即 其中 如果 s1(t)的功率譜密度為 Ps1(f)； s2(t)的功率譜密度為 Ps2(f)，利用平穩(wěn)隨機過程經(jīng)過乘法器的結(jié)論，上式可以整理為如下形式： 核心問題： 0)(1 ?fps 與 2ASK 信號表達(dá)式中的 s(t)相同 ， )c o s ()()c o s ()()c o s ()()c o s ()()(221121nnnnsnnnsnF S KttsttsnTtgatnTtgatS??????????????????? ????????? ????(25) ? ?? n sn nTtgats )()(1 （ 26） （ 27） ? ??n sn nTtgats )()(2)]()([4/1)]([4/1)( 222211 ffpffpffpfP sssf s k ??????（ 28） 8 )()()1()( 222 fpfgppffp ss ???? (210) 當(dāng) p=1/2時 2FSK功率譜密度的特點如下： 2FSK信號的功率譜由連續(xù)譜和離散譜兩部分構(gòu)成， 離散譜出現(xiàn)在f1和 f2位置； 功率譜密度中的連續(xù)譜部分一般出現(xiàn)雙峰。它基本上是二進制數(shù)字 頻率鍵控方式的直接推廣，其組成方框圖如下： 圖 22 多頻制系統(tǒng)的組成方框圖 輸出 輸入 f2 f1 fM 相加器 門電路 門電路 門電路 邏 輯 電 路 接 收 濾波器 抽樣判決器 檢波器 檢波器 檢波器 帶通 f1 帶通 f2 帶通 fm 邏輯電路 信道 串 /并 變換 1概率為（ 1P） 0概率為 P na = 0 概率為（ 1P） 1 概率為 P na = 7 絕大多數(shù)的多頻制系 統(tǒng)，可用上圖表示。 2FSK 信號為兩個不同頻率交替發(fā)送的 ASK 信號的和。 論文的目標(biāo)與內(nèi)容安排 FPGA 就是現(xiàn)場可編程門陣列（ Field Programmable Gate Array），它具有類似于半定制門陣列的通用結(jié)構(gòu)，即由邏輯功能塊排列成陣列組成，并由可編程的互連資源連接這些邏輯功能塊來實現(xiàn)所需的設(shè)計由于FPGA 具有可編程邏輯器件現(xiàn)場可編程的靈活性，又具有門陳列器件功能強、高集成度和高速度的優(yōu)點， 因此在要求功能越來越強，體積越來越 4 小，功耗越來越低的現(xiàn)代通信系統(tǒng)設(shè)計中被越來越廣泛的應(yīng)用。 既支持自底向上的設(shè)計，也支持自頂向下的設(shè)計；既支持模塊化設(shè)計，也支持層次化設(shè)計；支持大規(guī)模的設(shè)計。 VHDL 簡介 硬件描述語言 (HDL— Hardware Description Language)是一種用于設(shè)計硬件電子系統(tǒng)的計算機語言，它用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式，與傳統(tǒng)門級描述方式相比，它更適合大規(guī)模系統(tǒng)的設(shè)計。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進入工作狀態(tài)。 FPGA 的特點主要有： 采用 FPGA 設(shè)計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。利用多路開關(guān)的特性對多路開關(guān)的輸入和選擇信號進行配制，接到固定電平或輸入信號上，從而實現(xiàn)不同的邏輯功能。常見 FPGA 的結(jié)構(gòu)主要有 3 中類型：查表結(jié)構(gòu)，多路開關(guān)結(jié)構(gòu)，多極與非門結(jié)構(gòu)。 關(guān)鍵詞：仿真， 2FSK， VHDL， FPGA II Abstract FPGA is the abbreviation for Field Programmable Gate has the flexibility of field programmable to the programmable logic devices,also have strong function, high level of integration and the advantages of high speed,these advantages are same with Gate Array ,it has been more and more widely used in the modern munication system design. VHDL language has strong ability of circuit described and modeling, it can model and describe digital system in multiple levels,simplified the hardware design task, to improve the design efficiency and reliability. This paper mainly use the language of VHDL on programming modulation and demodulation of 2FSK. In the system simulation,using MAX+PLUSⅡ ,to simulate modulation and demodulation of 2FSK. Modulation use keying method, demodulation use coherent demodulation on 2FSK modulation and demodulation of FPGA realizing on MAX+PLUSⅡ ,through the VHDL language programming, producing some blocks of modulation and demodulation,realizing the whole 2FSK modulation and demodulation system. This thesis in chapter 4,The first chapter is mainly introduces he basic principle of FPGA and its application, development situation,also introduces the characteristics of the language of VHDL。 論文著重使用 VHDL 語言對 2FSK 的調(diào)制與解調(diào)進行編程。在系統(tǒng)仿真中，用 MAX+PLUSⅡ作為仿真平臺，對 2FSK 信號進行了調(diào)制解調(diào)的仿 真。the second chapter tells the details of FSK modulation and demodulation basic principle, including various modulation and demodulation method of FSK,and power spectral density third chapter began to design each unit devices of the 2FSK modulation and fourth chapter began to introduce MAX + PLUS II software,using this software to realize the algorithm of 2FSK modulation and demodulation,including programming t