電氣專(zhuān)業(yè)畢業(yè)設(shè)計(jì)外文文獻(xiàn)與中文翻譯-免費(fèi)閱讀
【正文】 在器件關(guān)閉模式下，電路系統(tǒng)必須能通過(guò)自動(dòng)發(fā)出的 I2C 命令或?qū)ｉT(mén)的 GPIO 信號(hào)打開(kāi)或關(guān)閉 VDD1 與 VDD2 穩(wěn)壓器。此外，片上攝像子系統(tǒng)還可從外部傳感器捕獲視頻輸入，多通道緩沖串行端口捕獲音頻 PCM 輸入，IVA 執(zhí)行音頻和視頻編碼，編碼數(shù)據(jù)存儲(chǔ)在多媒體卡中，而顯示子系統(tǒng)則使視頻循環(huán)，并將視頻發(fā)送至 LCD 與電視輸出接口。雖然 ARM 工作在 125 MHz 頻率上，但僅設(shè)置 DMA 從多媒體卡讀取輸入數(shù)據(jù)，隨后進(jìn)入休眠狀態(tài)。這是 TI OMAP 可自動(dòng)喚醒的最低功耗模式。如果是功耗適中的 web 瀏覽，則可為 VDD1 與 VDD2 設(shè)置額定的 OPP。除了喚醒域之外，所有電源域均關(guān)閉，耗電的只有喚醒域與 I/O 漏電流。例如，處理器在等待 DMA 傳輸完成過(guò)程中會(huì)進(jìn)入低功耗狀態(tài)。專(zhuān)用的片上 AVS 硬件可實(shí)施反饋環(huán)路，無(wú)需處理器干預(yù)即可動(dòng)態(tài)優(yōu)化電壓電平，以滿(mǎn)足進(jìn)程、溫度以及硅芯片衰減等造成的差異要求(圖 1)。軟件根據(jù) OPP 需向外部穩(wěn)壓器發(fā)送控制信號(hào)才能設(shè)置最低電壓。有源電源管理分為三個(gè)領(lǐng)域：動(dòng)態(tài)電壓與頻率縮放 (DVFS)、自適應(yīng)電壓調(diào)整 (AVS) 與動(dòng)態(tài)電源切換 (DPS)。河南理工大學(xué)萬(wàn)方科技學(xué)院本科畢業(yè)論文附錄：外文資料與中文翻譯外文資料：Needs of Multimedia Processor Dynamic Power Management TechnologyActive Power Management Onchip power management techniques fall into two broad categories, the management of system power consumption and standby power consumption management. Active Power Management is divided into three areas: dynamic voltage and frequency scaling (DVFS), adaptive voltage scaling (AVS) and dynamic power switching (DPS). Static power management systems need to ensure that the idle processing power needed before a higher power in the state, that is, the use of the socalled static leakage management (SLM) technology, this kind of management is usually dependent on power from standby to several low power consumption patterns. Let39。靜態(tài)功耗管理需要確保閑置的系統(tǒng)在需要更高處理能力之前處于省電狀態(tài)，也就是采用所謂的靜態(tài)漏電管理 (SLM) 技術(shù)，這種管理通常依賴(lài)于從待機(jī)到斷電的幾種低功耗模式。例如，DVFS 適用于兩個(gè)供電電壓 VDD1(DSP 與 ARM 處理器的供電電壓)與 VDD2(子系統(tǒng)與外設(shè)互連的供電電壓)，這兩個(gè)電壓軌提供了大部分芯片功率(通常在 75% 到 80% 之間)。圖 1給定處理器的典型性能分布。處理器在喚醒后幾微秒內(nèi)就能返回正常工作狀態(tài)。系統(tǒng)時(shí)鐘關(guān)閉，在此情況下，喚醒域的時(shí)鐘被單獨(dú)設(shè)為 32 kHz。若是功耗較低的音樂(lè)欣賞，則可為 VDD1 與 VDD2 設(shè)置最低的 OPP。在該模式下，整個(gè)器件除了喚醒域之外全部關(guān)閉，而喚醒域的工作頻率還不到 32 kHz。IVA 解碼 MP3 幀( kHz、128k bps 立體聲)，并將解碼數(shù)據(jù)發(fā)送到 SDRAM 的緩沖中。實(shí)施電源管理為了實(shí)現(xiàn)充分的電源管理靈活性，DSP 處理器采用片上電源復(fù)位與時(shí)鐘管理器 (PRCM)。如果采用 GPIO 信號(hào)，由于不存在 I2C 延遲，那么喚醒時(shí)間會(huì)更快些。為了在 ARM 與 DSP 處理器上執(zhí)行 DVFS 與 AVS操作，相關(guān)穩(wěn)壓器必須支持 I2C 可編程性。在該配置下，ARM 工作頻率為 500 MHz，DSP 運(yùn)行頻率為 360 MHz，VDD1 為 ，VDD2 為 。案例三：音頻解碼 — 22 mW(不含 DPLL 與 IO 功耗)。案例一：器件關(guān)閉模式 — mW。如果系統(tǒng)忙于處理播放高分辨率視頻等便攜式播放器任務(wù)，那么可在 VDD1 上設(shè)置過(guò)壓 OPP。例如，TI 采用 ARM CortexA8 內(nèi)核的 OMAP35x 單芯片處理器器件就支持器件關(guān)閉模式，即器件可自動(dòng)喚醒的最低功耗模式。相比之下，第三種方法 — 動(dòng)態(tài)功率切換 (DPS) 先確定器件何時(shí)可完成當(dāng)前的計(jì)算任務(wù)，如果暫時(shí)不需要，則讓器件進(jìn)入低功耗待機(jī)狀態(tài)(圖 2)。部分器件(所謂的“熱”器件)相對(duì)于其他器件(所謂的“冷”器件)而言，能以較低的電壓實(shí)現(xiàn)給定的頻率，這就是 AVS 發(fā)揮作用的原理——處理器感應(yīng)到自身的性能級(jí)別，并相應(yīng)調(diào)整供電電壓。為了適應(yīng)不同應(yīng)用，進(jìn)一步提高優(yōu)化功率的靈活性，我們還可為處理器中的互連與外設(shè)預(yù)定義另外一組器件內(nèi)核 OPP。s voltage, current, power conversion rate of decline in norms as well as increased power sequencing requirements. In order to ARM processor and DSP implementation of DVFS and AVS operation, the relevant regulator must support I2C programmability. In the device shut down mode, the circuit through the automatic system must be issued, or to a specific I2C mands to open or close the GPIO signal VDD1 and VDD2 regulators. If the use of GPIO signals, I2C does not exist as a result of the delay, then the wakeup time will be faster. Design engineers in order to reduce the burden of all the abovementioned characteristics of the best features integrated in a single device, thereby significantly reducing the number of ponents (Figure 3). Figure 3 High voltage regulator chip integrates a number of switching regulator with low dropout linear regulator, which can meet
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1