【正文】 :25:4818:25:48March 12, 2023 1意志堅(jiān)強(qiáng)的人能把世界放在手中像泥塊一樣任意揉捏。 2023年 3月 下午 6時(shí) 25分 :25March 12, 2023 1少年十五二十時(shí)，步行奪得胡馬騎。 下午 6時(shí) 25分 48秒 下午 6時(shí) 25分 18:25: 沒有失敗，只有暫時(shí)停止成功！。 18:25:4818:25:4818:253/12/2023 6:25:48 PM 1以我獨(dú)沈久，愧君相見頻。 六、 MCM多芯片模塊 ? 為解決單一芯片集成度低和功能不夠完善的問題，把多個(gè)高集成度、高性能、高可靠性的芯片，在高密度多層互聯(lián)基板上用 SMD技術(shù)組成多種多樣的電子模塊系統(tǒng)，從而出現(xiàn) MCM(Multi Chip Model)多芯片模塊系統(tǒng)。把這種插座上的扳手輕輕抬起， CPU就可很容易、輕松地插入插座中。 PFP（ Plastic Flat Package）方式封裝的芯片與 QFP方式基本相同。 DIP封裝具有以下特點(diǎn)： PCB(印刷電路板 )上穿孔焊接，操作方便。壓焊強(qiáng)度測(cè)試（ lead bond strength） ? 5。其中項(xiàng)目包括諸如：外引腳之平整性、共面度、腳距、印字 是否清晰及膠體是否有損傷等的外觀檢驗(yàn)。最後整個(gè)積體電路的周圍會(huì) 向外拉出腳架（ Pin），稱之為打線，作為與外界電路板連接之用。以塑膠構(gòu)裝中打線接合為例，其步驟依序?yàn)榫懈睿?die saw）、黏晶（ die mount / die bond）、銲線（ wire bond）、封膠（ mold）、剪切 /成形（ trim / form）、印字（ mark）、電鍍（ plating）及檢驗(yàn)（ inspection）等。 當(dāng)晶圓從一個(gè)制程往下個(gè)制程進(jìn)行時(shí)，圖案晶圓檢測(cè)系統(tǒng)可用來檢測(cè)出晶圓上是否有瑕疵包括有微塵粒子、斷線、短路、以及其它各式各樣的問題。 在 CMP制程的硬設(shè)備中，研磨頭被用來將晶圓壓在研磨墊上并帶動(dòng)晶圓旋轉(zhuǎn)，至于研磨墊則以相反的方向旋轉(zhuǎn)。 PVD以真空、測(cè)射、離子化或離子束等方法使純金屬揮發(fā)，與碳化氫、氮?dú)獾葰怏w作用，加熱至 400～ 600℃ （約 1～ 3小時(shí)）後，蒸鍍碳化物、氮化物、氧化物及硼化物等 1～10μ m厚之微細(xì)粒狀薄膜， PVD可分為三種技術(shù)： (1)蒸鍍（ Evaporation）； (2)分子束磊晶成長（ Molecular Beam Epitaxy； MBE）； (3)濺鍍（ Sputter） 解 離 金 屬 電 漿（淘氣鬼）物 理 氣 相 沉 積 技 術(shù) ? 解離金屬電漿是最近發(fā)展出來的物理氣相沉積技術(shù)，它是在目標(biāo)區(qū)與晶圓之間，利用電漿，針對(duì)從目標(biāo)區(qū)濺擊出來的金屬原子，在其到達(dá)晶圓之前，加以離子化。光學(xué)顯影主要包含了感光膠涂布、烘烤、光罩對(duì)準(zhǔn)、 曝光和顯影等程序。光刻 Ⅷ 引線孔光刻。光 Ⅴ 多晶硅光刻，形成多晶硅柵及多晶硅電阻 多晶硅 NSi P CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 9。去除 SiO2， 長薄氧，長 Si3N4 NSi P Si3N4 CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 4。 雜質(zhì)固濃度大 2。 IC制造工藝分類 PMOS型 雙極型 MOS型 CMOS型 NMOS型 BiMOS 飽和型 非飽和型 TTL I2L ECL/CML IC制造工藝分類 ? 一 雙極型 IC的基本制造工藝： ? A 在元器件間要做電隔離區(qū)（ PN結(jié)隔離、全介質(zhì)隔離及 PN結(jié)介質(zhì)混合隔離） ECL（不摻金） （非飽和型） 、TTL/DTL （飽和型） 、 STTL （飽和型） B 在元器件間自然隔離 I2L（飽和型） IC制造工藝分類 ? 二 MOSIC的基本制造工藝： 根據(jù) 柵工藝分類 ? A 鋁柵工藝 ? B 硅 柵工藝 ? 其他分類 1 、（根據(jù)溝道） PMOS、 NMOS、 CMOS 2 、（根據(jù)負(fù)載元件） E/R、 E/E、 E/D IC制造工藝分類 ? 三 BiCMOS工藝： A 以 CMOS工藝為基礎(chǔ) P阱 N阱 B 以雙極型工藝為基礎(chǔ) 雙極型集成電路和 MOS集成電路優(yōu)缺點(diǎn) 雙極型集成電路 中等速度、驅(qū)動(dòng)能力強(qiáng)、模擬精度高、功耗比較大 CMOS集成電路 低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度（無閾值損失），具有高速度、高密度潛力；可與TTL電路兼容。電流驅(qū)動(dòng)能力低 IC制造環(huán)境要求 ? 主要污染源：微塵顆粒、中金屬離子、有機(jī)物殘留物和鈉離子等輕金屬例子。高溫時(shí)在 Si中的擴(kuò)散系數(shù)小， 以減小上推 3。光 II有源區(qū)光刻 NSi P Si3N4 CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 5。光 Ⅴ IP+區(qū)光刻， P+區(qū)注入。 PSG NSi P+ P P+ N+ N+ CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 13。 關(guān)鍵技術(shù)參數(shù) :最小可分辨圖形尺寸 Lmin(nm) 聚焦深度 DOF 曝光方式 :紫外線、 X射線、電子束、極紫外 蝕刻技術(shù)（ Etching Technology） 蝕刻技術(shù)（ Etching Technology）是將材料使用化學(xué)反應(yīng)物理撞擊作用而移除的技術(shù)。離子化這些金屬原子的目的是，讓這些原子帶有電價(jià)，進(jìn)而使其行進(jìn)方向受到控制，讓這些原子得以垂直的方向往晶圓行進(jìn)，就像電漿蝕刻及化學(xué)氣相沉積制程。在進(jìn)行研磨時(shí)，由研磨顆粒所構(gòu)成的研漿會(huì)被置于晶圓與研磨墊間。此外，對(duì)已印有電路圖案的圖案晶圓成品而言，則需要進(jìn)行深次微米范圍之瑕疵檢測(cè)。 測(cè)試制程（ Initial Test and Final Test） 1 晶片切割（ Die Saw） ? 晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 晶粒（ die）切割分離。 4封膠（ Mold） 封膠之主要目的為防止?jié)駳庥赏獠壳秩搿⒁詸C(jī)械方式支 持導(dǎo)線、內(nèi)部產(chǎn)生熱量之去除及提供能夠手持之形體。 8封 裝 ? 制程處理的最后一道手續(xù)，通常還包含了打線的過程。穩(wěn)定性烘焙（ stabilization bake） ? 6。 ，故體積也較大。唯一的區(qū)別是 QFP一般為正方形，而 PFP既可以是正方形，也可以是長方形。然后將扳手壓回原處，利用插座本身的特殊結(jié)構(gòu)生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對(duì)不存在接觸不良的問題。 集成電路相關(guān)知識(shí) 1 ? 晶體管發(fā)明人： 1947/12 美國貝爾試驗(yàn)室 John Bardean和 Walter Brattain 發(fā)明第一個(gè)點(diǎn)接觸的晶體管 1948/1 William Shockley 提出結(jié)型晶體管理論。 :25:4818:25Mar2312Mar23 1故人江海別，幾度隔山川。 , March 12, 2023 很多事情努力了未必有結(jié)果，但是不努力卻什么改變也沒有。 2023年 3月 12日星期日 6時(shí) 25分 48秒 18:25:4812 March 2023 1空山新雨后，天氣晚來秋。 2023年 3月 12日星期日 下午 6時(shí) 25分 48秒 18:25: 1最具挑戰(zhàn)性的挑戰(zhàn)莫過于提升自我。勝人者有力，自勝者強(qiáng)。 。 2023年 3月 12日星期日 6時(shí) 25分 48秒 18:25:4812 March 2023 1做前，能夠環(huán)視四周；做時(shí)，你只能或者最好沿著以腳為起點(diǎn)的射線向前。 , March 12, 2023 雨中黃葉樹，燈下白頭人。即封裝后的 IC尺寸邊長不大于芯片的 ， IC面積只比晶粒（ Die）大不超過 。 ZIF(Zero Insertion Force Socket)是指零插拔力的插座。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。老化后測(cè)試（ postburnin electrical test） 芯片封裝介紹 一、 DIP雙列直插式封裝 ? DIP