【正文】 七、邏輯函數(shù)的化簡與轉(zhuǎn)換化簡具有無關(guān)項的邏輯函數(shù)： 化簡具有無關(guān)項的邏輯函數(shù)： 、求邏輯函數(shù)F= A′ B+（A+B′）C+BCD′ 的最簡與非式；F= ((A′ B) ′ C′) ′求邏輯函數(shù)F=AB′ +A′C(B+C′ D )的最小項之和形式；F=∑m(3,4,5 )求邏輯函數(shù)Y=∑m(0,2,3,5,7,8,10,11,13,15)的最簡與或式。解：狀態(tài)轉(zhuǎn)換圖為：Q3Q2Q1Q0 0101→0110→0111 ↑ ↓ 1001←←←←1000 （2分）畫電路圖：111 0 1 0 11D3 D2 D1 D0CrETEPCPQ3 Q2 Q1 Q0COLD74LS160 1試利用復(fù)位端將同步十進制計數(shù)器74LS160接成六進制計數(shù)器。 （2）依題意列真值表：輸入輸出ABCF00000011010101101001101011001111 （3）令A(yù)1=A、A0=B，則由真值表可推出D0=C、D1=C’、D2=C’、D3=C。當(dāng)輸入的8421BCD碼所對應(yīng)的十進制數(shù)符能被5整除時，輸出為1，否則輸出為0。要求（1）用八選一數(shù)據(jù)選擇器CT54LS151實現(xiàn)?，F(xiàn)要求當(dāng)水位超過C點時水泵停止工作；水位低于C點而高于B點時MS單獨工作；水位低于B點而高于A點時ML單獨工作；水位低于A點時ML和MS同時工作。六、電路設(shè)計試用一個3線－8線譯碼器和適當(dāng)?shù)拈T電路設(shè)計一個組合邏輯電路，使其實現(xiàn)函數(shù)：F（A，B，C）＝∑m(0,3,6,7)。3電路如下圖所示，寫出電路的驅(qū)動方程，狀態(tài)方程和輸出方程，作出狀態(tài)轉(zhuǎn)換圖,并說明電路的功能。2試分析下圖所示電路為幾進制計數(shù)器，且畫出狀態(tài)轉(zhuǎn)換圖。 Y1=Y1’Y3’Y5’Y7’=Y1+Y3+Y5+Y7=m1+m3+m5+m7=C’B’A+C’BA+CB’A+CBAY2=Y2’Y4’Y6’=Y2+Y4+Y6=m2+m4+m6=C’BA’+CB’A’+CBA’ 1由74LS161組成的電路如圖所示，分析電路 （1）畫出電路的狀態(tài)轉(zhuǎn)換圖（Q3Q2Q1Q0）；（2）分析電路的功能。 Si= Ai′Bi′Ci1+ Ai′BiCi1′+ AiBi′Ci1′+ AiBiCi1= Ai⊕Bi⊕Ci1Ci= Ai′BiCi1+ AiBi′Ci1+ AiBiCi1′+ AiBiCi1= Ci1（Ai⊕Bi）+AiBi1如下電路是由兩片同步4位二進制計數(shù)器74LS163組成的計數(shù)器，試分析這是幾進制的計數(shù)器。試回答下圖所示電路是幾進制計數(shù)電路？1）計數(shù)器的初態(tài)為（2）計數(shù)器的終態(tài)（3）是一個60進制的計數(shù)器。某邏輯門的輸出與輸入關(guān)系如下, 寫出該邏輯門的邏輯表達式。（1）400Hz （2） （3）2KHz （4）6KHz 7N個觸發(fā)器可以構(gòu)成能寄存（2）位二進制數(shù)碼的寄存器。（1）7 （2）8 （3）9 （4）10 6組合邏輯電路與時序邏輯電路的主要區(qū)別是（1）。 （A） （B） （C）4如右圖所示電路其輸出F=（C）。4有一計數(shù)器，其狀態(tài)轉(zhuǎn)換圖如下所示，則該計數(shù)器（A）。（a）加法計數(shù)器,（b）減法計數(shù)器,（c）可逆計數(shù)器,（d）寄存器Y已知某二變量輸入邏輯門的輸入 A、B及輸出Y的波形如下，試判斷其為何種邏輯門的功能。3若JK觸發(fā)器的JK=（A）時，其輸出狀態(tài)將保持不變。A、0111． B、0001。 C、四。A、0010 1000 B、0010 0101 C、0101 1000 D、110012CMOS與門（與非門）多余端的最佳處理方法是（B）。2同步時序電路和異步時序電路的差異在于后者(B) 2四位移位寄存器的現(xiàn)態(tài)為0111，經(jīng)右移一位后其次態(tài)為（A）。 1將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內(nèi)應(yīng)是（D）。A. F=G180。5A/D轉(zhuǎn)換過程是通過取樣、保持、量化、編碼四個步驟完成的。+((CD) 180。4（+35）10的反碼為00100011；（35）10的補碼為11011101。3一個8位數(shù)的D/A它的分辨率是 1∕(281)。2最基本的邏輯門電路是 與門、非門、或門。1邏輯函數(shù)式A⊕0的值為（A）。 mi和mj（i≠j）為兩個最小項，則mimj=（0 )。（√）2優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼。（√）由N個觸發(fā)器組成的寄存器只能寄存N個數(shù)碼。（√）1一個模十的計數(shù)器也是一個十分頻器。（√）電平觸發(fā)的觸發(fā)器存在 “空翻”現(xiàn)象。（√）通常用T（或改接后）觸發(fā)器構(gòu)成同步二進制計數(shù)器。（）1OD門和三態(tài)門均可實現(xiàn)“線與”功能。（）2TTL反相器輸入端懸空時，輸出端為高電平。（）2數(shù)值比較器、寄存器都是組合邏輯電路。 高阻態(tài)=（）。1邏輯函數(shù)式的最小項之和的形式是（A′B′C+A′BC′+AB′C′+AB′C+ABC′）。2A/D轉(zhuǎn)換過程要經(jīng)過 采樣、保持、量化 和 編碼 四個步驟完成。34寫出下列觸發(fā)器特性方程： SR觸發(fā)器Q*= S +R′Q ，SR=0（約束條件）。（用8位二進制表示）4A+1 = 1。) 180。三、選擇題余3碼10001000對應(yīng)的8421碼為（A）。 B. F=G180。 A. 或非門 B. 與非門 C. 異或門 D. 同或門1只有當(dāng)決定一件事的幾個條件全部不具備時，這件事才不會發(fā)生，這種邏輯關(guān)系為( C )。 2為把50HZ正弦波變換成周期性矩形波,應(yīng)選用(A)。A、接地。 D、八。 C、1001。A、00 B、01 C、10 D、113TTL與門的輸入端懸空時相當(dāng)于輸入為（A）。（C）（A）與非門；（B）或非門；（C）與門；（D）異或門。（A）能自啟動；（B）不能自啟動；（C）不好判斷。 （A） （AB）＇+（CD）＇； （B） （A+B）（C+D）； （C） （AB+CD）＇。（1） 任意時刻的輸出信號與前一時刻的電路狀態(tài)是否有關(guān) （2）是否包含門電路（3）輸入與輸出信號的個數(shù) （4）包含門電路的數(shù)量6若輸入CP脈沖的頻率為10kHz，通過某計數(shù)器后輸出信號的頻率為1kHz；則該計數(shù)器的模為（3）。(1) N1 (2) N (3