【正文】 3 同時在行進(jìn)過程中，車體狀態(tài)數(shù)據(jù)與溫濕度會不停更新，顯示在上位機界面中。(5) 源級別調(diào)試器：提供高性能窗口的源級別調(diào)試器，配備最新的高效率增強型圖形性能，縮短板的bringup和應(yīng)用開發(fā)時間；使用符號數(shù)據(jù)庫，提供源級別調(diào)試；支持符號格式，例如CodeView、Debug With Arbitrary Records Format（DWARF）和STABS。無需擔(dān)心主機至主機的不兼容。根據(jù)Gartner Dataquest的報告，CodeWarrior編譯器和調(diào)試器在商用嵌入式軟件開發(fā)工具的使用率方面排名第一。B：自動模式：灰度圖像采集模塊采集的數(shù)據(jù)，通過圖像處理模塊后將分析得到的路徑信息發(fā)送給主控模塊，再有其轉(zhuǎn)化為PWM信號輸出，完成對小車的控制5 圖像數(shù)據(jù)控制方案：A 自動方案：首先定時采集灰度圖像，經(jīng)分析后若判斷為可以圖像，發(fā)送命令給彩色圖像采集模塊進(jìn)行采集，并最后將彩色圖像和灰度圖像分析處理結(jié)果數(shù)據(jù)同過無線方式發(fā)送給上位機B 手動方案：由操作員利用手柄發(fā)送命令經(jīng)過無線模塊進(jìn)行被認(rèn)為需要的采集和傳輸操作。工作環(huán)境●電源電壓：+2．7 V～+3．6 V。所以，在設(shè)計中采用了ML2308作為音頻輸入和輸出模塊。().重復(fù)步驟(1)~(5)，直到接收完所有報文。().為后續(xù)的字符傳輸重復(fù)步驟(1)。選擇停止位的位數(shù)，對于一個停止位SB域位寫入[0000]。該命令使模式寄存器指針指向UART模式寄存器1(UMR1)。當(dāng)需要產(chǎn)生一個DMA請求來取代CPU的中斷請求時，應(yīng)用軟件通過寫它們在UIMR中相應(yīng)的屏蔽位為0來屏蔽TXRDY和RXRDY。COS－狀態(tài)改變(Changeofstate)：當(dāng)需要流控制時，接收器可被編程來自動取消和使請求發(fā)送(RTS)輸出信號有效；在這種情況下，當(dāng)檢測到一個有效的起始位和三階FIFO滿時，接收器自動取消RTS。用戶可以選擇中斷請求源RXRDY或者FIFO滿，該選擇是通過UART模式寄存器1(UMR1)中的接收中斷選擇(RxIRQ/FFULL)控制位。當(dāng)位移寄存器為空時，檢查存儲寄存器是否已將全部有效數(shù)據(jù)發(fā)送完畢。UART時鐘選擇寄存器(UCSRn)圖314 UART時鐘選擇寄存器RCS:接收時鐘選擇，可以選擇內(nèi)部時鐘Fsys，或者用外部輸入。工作原理如圖311所示。UART模式寄存器2(UMR2n)圖310 UART模式寄存器2初始化時同樣注意先使用命令寄存器把模式寄存器指針清零，初始化完模式寄存器1后，才可以初始化模式寄存器2。請求發(fā)送(RTS)和清除發(fā)送(CTS)引腳用于發(fā)送接收流控制使能允許，避免接收器溢出情況。停止位：它是一個字符數(shù)據(jù)的結(jié)束標(biāo)志。地線SGND：信號地線，無方向。這兩個信號有時連到電源上，一上電就立即有效。UART是異步通信，支持半雙工和全雙工的數(shù)據(jù)傳輸，其標(biāo)準(zhǔn)和非標(biāo)準(zhǔn)的波特率是可編程的。2腳為視頻信號的輸入端，從該端口輸入CMOS視頻傳感器采集到的模擬視頻信號。特點：1 穩(wěn)定的+12V（誤差5%）輸出2 穩(wěn)定的120mA的電流輸出3 只需連接簡單的外部電路特別：在這里我們用此芯片承擔(dān)模擬攝像頭的供電任務(wù) MAX734應(yīng)用電路MAX734的外圍電路如上圖所示。由于電池消耗低，壽命延長，故而使其成為小型電池供電便攜式設(shè)備的理想之選。b) 引腳說明 : 1 CLR 狀態(tài)切換開關(guān)（輸入），低電平為參數(shù)設(shè)置狀態(tài)，高電平 0VCC
為正常工作狀態(tài)。作為一種線
纜取代方案，它可以直接與單片機或處理器相連，采用即插即用的方式透明的實現(xiàn)設(shè)備間的
無線數(shù)據(jù)傳輸。 信 噪 比： 48 dB最大像素：(H)664 x (V)492； 缺省有效像素：(H)640 x (V)480?。?3x27x24(mm)圖像數(shù)據(jù)輸出格式可以為8 位/ 16 位的 YCrCb 4 : 2 :2 ITU2656 、IR2601GRB 4 :2 :2 或RGB Raw Data。同時回答現(xiàn)場專家組和觀眾的提問。競賽評比將由競賽現(xiàn)場專家組通過現(xiàn)場觀摩作品展示、參賽隊員提問、現(xiàn)場觀眾投票等環(huán)節(jié)對于參賽作品評分并最終確定比賽名次。參賽隊伍之名次以車現(xiàn)場成功演示觀眾與專家評分為主，本文所述的內(nèi)容即是為本屆比賽而準(zhǔn)備的技術(shù)方案。第一屆“飛思卡爾”杯全國大學(xué)生智能汽車邀請賽于2006 年8 月在清華大學(xué)舉行。 作為全球最大的汽車電子半導(dǎo)體供應(yīng)商，飛思卡爾一直致力于為汽車電子系統(tǒng)提供全范圍應(yīng)用的單片機、模擬器件和傳感器等器件產(chǎn)品和解決方案。關(guān)鍵字： 創(chuàng)意車 飛思卡爾 VC++abstractNortheastern University, creative intelligent car control system configuration and the development process has been described in this paper, with the background of the fifth National University intelligent car contest. The petition provisions of the standard car models by the Organizing Committee with the chips(MCF52233，MCF52234, MC9S12DG128) which product by FREESCALE. With the CodeWarrior IDE to lower puter software development, VC + + for PC software development, to pleted a creative vehicle.第一章 緒論現(xiàn)在半導(dǎo)體在汽車中的應(yīng)用原來越普及，汽車的電子化已成為行業(yè)發(fā)展的必然趨勢。 背景介紹受教育部高等教育司委托(教高司函[2005]201 號文)，高等學(xué)校自動化專業(yè)教學(xué)指導(dǎo)分委員會主辦的“飛思卡爾”杯全國大學(xué)生智能汽車邀請賽是在飛思卡爾公司資助下以HCS12單片機為主控微控制器芯片的模型車體的基礎(chǔ)上進(jìn)行設(shè)計，制作出具有自主道路識別能力的智能汽車，是教育部主辦的全國大學(xué)生五大競賽之一。本屆智能汽車競賽將繼續(xù)舉辦創(chuàng)意組比賽，經(jīng)過遴選后的參賽作品將與智能汽車競速比賽全國總決賽一起舉行。 比賽規(guī)則《全國大學(xué)生“飛思卡爾”杯智能汽車競賽創(chuàng)新大賽套裝》進(jìn)行搭建。參賽隊伍可以利用競速比賽現(xiàn)場場地和設(shè)置。該芯片的主要特性有：最大分辨率為 664 492 ，同時支持VGA (640 480 分辨率) 和 QVGA(320 240 分辨率) 兩種模式。 大 CCIR601, CCIR656, ZV 端口：支持8/16 位視頻數(shù)據(jù)SCCB接口：最大速率支持400 kBit/s車模采用的是大賽組委會提供的開發(fā)套件，采用4路PWM信號控制四個伺服電機。對于用戶設(shè)備的通訊，仍然像使用
串口線一樣的使用此模塊。（請嚴(yán)格恪守COMS 電路操作準(zhǔn)則。第三章 控制系統(tǒng) 控制方案 多MPU/MCU控制，整體架構(gòu)如下圖： 整體架構(gòu)圖 方案細(xì)節(jié)1 電源方案整個系統(tǒng)需要的電源分為5v和12V兩種，分別由不同的電路提供a) MAX734MAX734一款12V輸出的DCDC轉(zhuǎn)換芯片，和120mA的電流。它適合于數(shù)據(jù)傳輸速率在0～20000b/s范圍內(nèi)的通信。a) RS232接口標(biāo)準(zhǔn)RS232的接口標(biāo)準(zhǔn)如表11所示。振鈴指示（RI）：當(dāng)Modem收到交換臺送來的振鈴呼叫信號時，使該信號有效，通知終端，已被呼叫。通常采用ASCII碼。例如資料傳送速率為120字符/秒，而每一個字符為10位，則其傳送的波特率為10120＝1200字符/秒＝1200波特。比較重要的位如下：RXIRQ/FFULL：選擇中斷源是接收就緒還是緩沖滿。自動回送模式：自動回送模式(Automatic Echo Mode)通過回送發(fā)送報文來校驗發(fā)送和接收報文的完整性。在這種模式下，接收器是禁止的，接收到的沒有任何錯誤校驗的字符被接收方發(fā)送出去。在CPU從FIFO的頂部讀取數(shù)據(jù)的同時接收器在更新FIFO底部的數(shù)據(jù)。TXRDY－發(fā)送就緒：當(dāng)CPU寫下一個字符，TB為空并且被清0時，UART發(fā)送器將該標(biāo)志