基于vhdl語言實現數字電子鐘的設計-免費閱讀
【正文】 最后在老師和同學的幫助下，終于完成了數字鐘的設計。八．EDA設計心得： 從這次EDA設計中，可以看我們的動手能力還有待提高。： 時鐘輸入信號秒模塊時模塊分模塊分頻模塊8段數碼管顯示時間設置模塊進位進位報時模塊顯示模塊置數/位選七．系統(tǒng)的仿真調試。 when 7=Disp_Decode=00000111。 end process。 end case。 process(SEG_SEL) 顯示排序 begin case (SEG_SEL+1) is when 111=Disp_Temp=HOUR10。 if (count = 10) then if (count =00) then lamp = 001 。 elsif(MIN10=0 and MIN1=0 and SEC10=0 and SEC1=0) then SPK=Music_Count(1)。 process(Clk) 整點報時 begin if(Clk39。 else MIN1=MIN1+1。 if(HOUR1=9) then HOUR1=0。 else MIN10=MIN10+1。 elsif(HOUR10=2 and HOUR1=3) then HOUR1=0。 HOUR10=0。 Clk1Hz=Clk_Count1(13)。 begin process(Clk) 產生1Hz 時鐘的分頻計數器 begin if(Clk39。 signal SEC1,SEC10 : integer range 0 to 9。 復位輸入 S1,S2 : in std_logic。編碼和掃描可參照“實驗四”。Daout為秒計數。所以也不采用了LED數碼管作為顯示。：（1） 時間計數模塊。，六進制，二十四進制計數器的設計方法。1]筆者詳細介紹在QUARTUS II軟件環(huán)境下開發(fā)基于VHDL語言數字鐘的設計。10總成績采用等級評分標準，分為優(yōu)、良、中、及格、不及格五個等級。指導教師評語： 簽 名： 年 月 日基于VHDL語言實現數字電子鐘的設計［摘要］：VHDL的英文全名是VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于1982年。一．設計要求：設計內容選用合適的可編程邏輯器件及外圍電子元器件，設計一個數字電子鐘，利用EDA軟件（QUARTUS Ⅱ）進行編譯及仿真，設計輸入可采用VHDL硬件描述語言輸入法）和原理圖輸入法，并下載到EDA實驗開發(fā)系統(tǒng)，連接外圍電路，完成實際測試。，及編碼。分秒計數模塊計數為60計數，時計數模塊為12計數。采用LCD液晶顯示屏,液晶顯示屏的顯示功能強大,可顯示文字,圖形,顯示多樣,清晰可見,所以在此設計中采用LCD液晶顯示屏。（2）分計數模塊： 分計數為分計數模塊。3．揚生器在整點時有報時驅動信號產生。 時間調節(jié)輸入 SPK : out std_logic。 signal MIN1,MIN10 : integer range 0 to 9。event and Clk=39。 process(Clk1Hz,Rst)
黨政相關相關推薦
鄂ICP備17016276號-1