【正文】 解答： (1)N個輸入總共可有N!種不同的排列。 因為交換開關(guān)的直連狀態(tài)被定義為i入連j出，j入連i出，所以，反映出實現(xiàn)互連的入、出端號的二進制碼中的Pi位必須變反，其它的各位可以不變，也可以變反。例如，第0級為直連狀態(tài)時，入端號為0的處理器僅能與出端號為0的處理器進行數(shù)據(jù)傳送，不能與出端號為1的處理器進行數(shù)據(jù)傳送。 解答：采用4級立方體網(wǎng)絡(luò)，級控制。 、...、15的16個處理器，用單級互連網(wǎng)互連。圖中第個PU中包含PE、PEM和MLU。度m為4的超流水線處理機的時空圖： 度m為4的超長指令字處理機的時空圖：度m為4的超標(biāo)量處理機的時空圖： 解： 剖析：求延遲禁止表F={1，3，4，8}，第一行間隔8，第二行間隔1，第三行間隔1，3，4，然后間隔都為1，合并。 360/91解決流水線控制的一般方法、途徑和特點。完成全部運算最少需要30拍。(3)在這種結(jié)構(gòu)的處理器上求點積A*B的時空圖如圖0512所示： (3)處理器有一個乘、加法雙功能靜態(tài)流水線，乘、加法均由5個流水段構(gòu)成，各段經(jīng)過時間要1拍。(2)(a)(b)。 圖0504 TP=10/14△t=5/7△t *(t取指+t分析+t執(zhí)行)。 “執(zhí)行k”與“取指k+1”重疊。(5)提高Cache本身器件的訪問速度一般將縮短ta，從而提高Cache的等效訪問速度。 (2)增大Cache的塊數(shù)(塊的大小不變)。R：替換。 (1)畫出主存、Cache地址的各字段對應(yīng)關(guān)系(標(biāo)出位數(shù))圖。+s)*Q=4*(8+2s)*2^(6s)=(8+2s)*2^(8s)。主存塊數(shù)/Cache塊數(shù)=256=2*8，所以，主存地址中的區(qū)號nd=8。請設(shè)計此相聯(lián)目錄表，求出該表之行數(shù)、總位數(shù)及每個比較電路的位數(shù)。 解答：(1)增大輔存容量，對命中率H無影響。(3)H=50% 故命中率H=6/12=50% 解:分析使用LRU算法對程序Y的頁地址流進行堆棧處理的過程可知，分配給程序Y的數(shù)組4個實頁最為合適。分別分配給程序X和Y的數(shù)組4個實頁最為合適。其中，程序X為 DO 50 I=1,3　　B(I)=A(I)C(I)　　IF(B(I) 解答:(1)該地址空間中共有16個虛頁。 ，每頁1024個字，實際主存為4096個字，采用頁表法進行地址映象。(2)I/O系統(tǒng)中，各種通道和子通道可以并行工作，因此，I/O系統(tǒng)的最大流量應(yīng)等于各通道最大流量之和。 這并不說明流量設(shè)計的基本條件是不必要的，因為若基本條件不滿足，無論設(shè)備優(yōu)先級如何確定總有設(shè)備的信息會丟失。∴為使數(shù)據(jù)不丟失，B、C、E、F可掛在該通道上?！?1024＝ 剖析： 選擇通道適合于連接象磁盤等優(yōu)先級高的高速設(shè)備，讓它獨占通道，只能執(zhí)行一道通道程序。這些設(shè)備的傳送速率很高，但傳送開始前的尋址輔助操作時間很長。這些設(shè)備傳送一個字符(字節(jié))的時間很短，但字符(字節(jié))間的等待時間很長。 5進入排隊器。當(dāng)機器正在運行用戶程序時，同時發(fā)生第2，3級中斷請求，過兩個單位時間，又同時發(fā)生第1，4級中斷請求，試畫出程序運行過程示意圖。(3)控制線數(shù)多，需要2+log2N根。(1)對“總線可用”線及其有關(guān)電路失效敏感。(2)對浮點運算和虛擬存儲支持不很強。CISC結(jié)構(gòu)特點：機器指令系統(tǒng)龐大復(fù)雜。即大多數(shù)簡單指令用硬聯(lián)方式實現(xiàn)，功能復(fù)雜的指令用微程序?qū)崿F(xiàn)。(6)優(yōu)化編譯程序，簡單有效地支持高級語言實現(xiàn)。(4)擴大通用寄存器個數(shù)，一般不少于32個，盡量減少訪存次數(shù)； (2)減少尋址方式種類，一般不超過兩種； 一般原則： (2)考慮題目全部要求，設(shè)計優(yōu)化實用的操作形式，并計算其操作碼的平均碼長。②對地址碼的優(yōu)化： 答： 設(shè)有單地址指令和雙地址指令兩類。不滿足題目要求 現(xiàn)要求單地址指令255條，∴可有一條編碼作擴展碼 ∴可有4條編碼作為擴展碼， ∵指令字長12位，每個地址碼占3位； 問能否以擴展操作碼為其編碼?如果其中單地址指令為254條呢?說明其理由。 ，某機器14條指令的使用頻度分別為：,。ROM編碼表地址與內(nèi)容的對應(yīng)關(guān)系 地址0000000100100011010001010110011110001001101010111100110111101111內(nèi)容000001001010010011011100100101101110110111111111？設(shè)計一種只用6位地址碼就可指向一個大地址空間中任意64個地址之一的尋址機構(gòu)。依題意列下表： p=2,rm=10,m39?？杀硎镜囊?guī)格化數(shù)的個數(shù)=階的個數(shù)*尾數(shù)的個數(shù)=2^p*rm^m39。 ？堆棧型機器系統(tǒng)結(jié)構(gòu)為程序調(diào)用的哪些操作提供了支持？ 答： （1）看系統(tǒng)的效率有否提高，是否養(yǎng)活了實現(xiàn)時間和存儲空間。 數(shù)據(jù)結(jié)構(gòu)反映各種數(shù)據(jù)元素或信息單元之間的結(jié)構(gòu)關(guān)系。它主要應(yīng)解決：處理單元靈活、規(guī)律的互連模式和互連網(wǎng)絡(luò)設(shè)計，數(shù)據(jù)在存儲器中的分布算法等問題。其中最主要是確定好系列機的指令系統(tǒng)、數(shù)據(jù)表示及概念性結(jié)構(gòu)。 （5）為增加尋址靈活性和減少平均指令字長，將原等長操作碼指令改為有3類不同碼長的擴展操作碼；將源操作數(shù)尋址方式由操作碼指明改成如VAX11那種設(shè)尋址方式位字段指明。 note: 透明的有：指令緩沖器、時標(biāo)發(fā)生器、乘法器、先進先出鏈、移位器、主存地址寄存器。透明的有：存儲器的模m交叉存取；數(shù)據(jù)總線寬度；陣列運算部件；通道是采用結(jié)合型還是獨立型；PDP11系列的單總線結(jié)構(gòu)串行、重疊還是流水控制方式；Cache存儲器。軟件的硬化和硬件的軟件都反映了這一事實。然而，它可與實現(xiàn)折衷權(quán)衡。通過改變控制存儲器中的微程序，就可改變系統(tǒng)的機器指令，改變結(jié)構(gòu)。其中，中央處理機都有相同的機器指令和匯編指令系統(tǒng)，只是指令的分析、執(zhí)行在低檔機上采用順序進行，在高檔機上采用重疊、流水或其它并行處理方式。計算機系統(tǒng)結(jié)構(gòu)、計算機組成、計算機實現(xiàn)互不相同，但又相互影響。但是實現(xiàn)的性能價格比，實現(xiàn)的難易程序不同?，F(xiàn)若需第i級的N條指令解釋第i+1級的一條指令，而有一段第1級的程序需要運行Ks，問在第3和4級上一段等效程序各需要運行多長時間？ 答： 第3級上等效程序需運行：(N/M)*(N/M)*Ks。所以，當(dāng)有一段第1級的程序需要運行Ks時，在第2級就需要(N/M)Ks，以此類推 ？在什么意義上又是不等效的？試舉例說明。在DOS操作系統(tǒng)時代，漢字系統(tǒng)是一個重要問題，早期的漢字系統(tǒng)的字庫和處理程序都固化在漢卡（硬件）上，而隨著CPU、硬盤、內(nèi)存技術(shù)的不斷發(fā)展，UCDOS把漢字系統(tǒng)的所有組成部份做成一個軟件。（1）計算機的系統(tǒng)結(jié)構(gòu)相同，但可采用不同的組成。（2）相同的組成可有多種不同的實現(xiàn)。要提高運行速度，可讓相加與相乘并行，為此這兩種結(jié)構(gòu)在組成上都要求設(shè)置獨立的加法器和乘法器。不透明的有：浮點數(shù)據(jù)表示；I/O系統(tǒng)是采用通道方式還是外圍處理機方式；字符行運算指令；訪問方式保護；程序性中斷；；堆棧指令；存儲器最小編址單位。 （2）為增強中斷處理功能，將中斷分級由原來的4級增加到5級，并重新調(diào)整中斷響應(yīng)的優(yōu)先次序。不可以考慮的有：2,5,8。 多處理機主要通過資源共享，讓一組計算機在統(tǒng)一的操作系統(tǒng)全盤控制下，實現(xiàn)軟件和硬件各級上的相互作用，達到時間和空間上的異 步并行。它主要應(yīng)解決：研究合適的硬件組織和結(jié)構(gòu)，高效執(zhí)行的數(shù)據(jù)流語言等問題。數(shù)據(jù)結(jié)構(gòu)要通過軟件映象變換成機器所具有的各種數(shù)據(jù)表示實現(xiàn)，所以數(shù)據(jù)表示是數(shù)據(jù)結(jié)構(gòu)的組成元素。（2）看引入這種數(shù)據(jù)表示后，其通用性和利用率是否高。但描述符數(shù)據(jù)表示并不支持向量、數(shù)組數(shù)據(jù)結(jié)構(gòu)的高效實現(xiàn)。在程序調(diào)用時將返回地址、條件碼、關(guān)鍵寄存器的內(nèi)容等全部壓入堆棧，待子程序返回時，再從堆棧中彈出。=12)最小階(非負階，最小為0)000最大階(2^p1)2^612^612^61最小尾數(shù)值(rm^(1))1/21/81/16最大尾數(shù)值(1rm^(m39。))。 （2）對于rp=2,p=2,rm=4,m39。比如地址空間很大，為01023，只用6位地址碼就可以指向這1024個地址中的任意64個。只有兩種碼長的擴展操作碼的平均碼長=。 設(shè)該機有若干通用寄存器，主存為16位寬，按字節(jié)編址，采用按整數(shù)邊界存儲?；炯夹g(shù)： (3)用重疊寄存器窗口。 RISC結(jié)構(gòu)特點：機器指令系統(tǒng)簡單，規(guī)模小，復(fù)雜度低。(3)RISC編譯程序比CISC難寫。 答： 控制方式優(yōu)點缺點串行鏈接(1)選擇算法簡單。(2)可靠性高，不會因某個部件失效而影響其它部件使用總線。(1)控制較為復(fù)雜。(1)當(dāng)中斷響應(yīng)優(yōu)先次序為1→2→3→4時，其中斷處理次序為1→3→4→2。 答： (2)中斷過程示意圖：如圖 第2級中斷請求的處理請求被中斷，轉(zhuǎn)去響應(yīng)第1級中斷請求并進行處理。 ，數(shù)組多路和選擇通道的數(shù)據(jù)傳送方式。 =N/(TS+N*TD)=1/((TS/N)+TD)=1/(()+)=1/(約) 由表35可得出 設(shè)備ABCDEF傳送速率(B/μs)1/1/1/1/1/1/由此你發(fā)現(xiàn)了什么問題? (3)在(2)的基礎(chǔ)上，在哪臺設(shè)備內(nèi)設(shè)置多少個字節(jié)的緩沖器就可以避免設(shè)備信息丟失?那么，這是否說書中關(guān)于流量設(shè)計的基本要求是沒有必要的了呢?為什么? 解： (1)實際最大流量＝50+15+l00+25+40+20＝250KB/S。數(shù)組多路通道B1:500KB/s。 剖析: e=TA1/TA=TA1/(H*TA1+(1H)*TA2)≥80%，H≥(10^55/4)/(10^51)。當(dāng)模數(shù)為16呢？由此你可得到什么結(jié)論？ 解：B=[ 1(1λ)^m] /λ 解： 同理，m=16時 ,B=44*(3/4)^16 解： 每段可有訪問方式保護，其頁表和保護位如下表所示。(2)程序中遇到上表中各情況時，是否會發(fā)生段失效、頁失效或保護失效及相應(yīng)的主存實地址的情況如下表所示： 方式段頁頁內(nèi)位移段失效頁失效實頁號實地址保護失效取數(shù)取數(shù)取數(shù)存數(shù)存數(shù)存數(shù)轉(zhuǎn)移至此取數(shù)取數(shù)轉(zhuǎn)移至此013021102311311032001102047421410050560無無無無有無無無有無無無有無/有無有/無30無3無無8無無14614510無6184無無16484無無28732無無/有//無//有剖析：而程序Y在運行過程中，其數(shù)組將依次用到程序空間的第3,5,4,2,5,3,1,3,2,5,1,3,1,5,2頁。根據(jù)題意，程序X依次調(diào)用數(shù)組A,C,B,B,E, A,C,B,B,C,A,D,D,E, A,C,B,B,E中的數(shù)據(jù)。但實存只有8頁位置可供存放數(shù)組之用，所以，分別分配給程序X和Y的數(shù)組4個實頁。 }。虛地址為34位，其中用戶號為10位（對應(yīng)1K的任務(wù)）、虛頁號12位（每個任務(wù)4096頁）、頁內(nèi)位移12位（每頁512字節(jié)，512字節(jié)=512*8=1024*4=2^12） 相聯(lián)寄存器的作用：把10位的用戶號轉(zhuǎn)換為2位的ID（因為一般只有4個任務(wù)在使用），并把ID與虛地址的虛頁號合并到快表中查實頁號。 (4)FIFO改為LRU，并增大主存容量(頁數(shù))。(2)增大主存容量(頁數(shù))，可普遍提高命中率。 ，Cache為1KB，要求Cache的每一塊在一個主存周期內(nèi)能從主存取得。要求Cache的每一塊在一個主存周期內(nèi)能從主存取得，所以，Cache中每塊的塊內(nèi)字?jǐn)?shù)不能大于16Bytes。若認(rèn)為相等比較電路的個數(shù)=組內(nèi)塊數(shù)，則相聯(lián)目錄表的行數(shù)=2^4，每個比較電路的位數(shù)=10，相聯(lián)目錄表的總位數(shù)=12*2^6。 解答： 由于主存塊、Cache塊之間存在上述的映象對應(yīng)關(guān)系，主存的第0、5塊只能映象裝入或替換物理Cache的第0、1塊。 如果差得較遠，說明Cache的命中率低，應(yīng)從提高Cache命中率著手，包括調(diào)整組的大小、塊的大小、替換算法以及增大Cache容量等。+100*t分析+99*max(t取指+t執(zhí)行)+t執(zhí)行。(b)形式實現(xiàn)同一計算時，求該流水線的效率及吞吐率。η=3/11。時空圖如下： (2)按兩種途徑之一改進，畫出你的流水線結(jié)構(gòu)示意圖，同時計算連續(xù)輸入3條指令和30條指令時的吞吐率。效率η3=5/11。連續(xù)輸入3條指令時的吞吐率TP3=3/7△t。 如對流水線瓶頸子過程再細分，最少只需多少時間可完成全部運算？若子過程3不能再細分，只能用并聯(lián)方法改進，問流水線的效率為多少？ 解: 根據(jù)題意，畫出流水線吞吐率盡可能高的時空圖如圖0507： 在此期間的流水線效率η=(6*4△t+3*4△t)/4*24△t=3/8 圖0508 設(shè)處理器中每個部件的輸出均可直接送到任何部件的輸入或存入緩沖器中去