【正文】 以支持事務(wù)處理程序的編譯。 （5）為增加尋址靈活性和減少平均指令字長，將原等長操作碼指令改為有3類不同碼長的擴展操作碼；將源操作數(shù)尋址方式由操作碼指明改成如VAX11那種設(shè)尋址方式位字段指明。 答：可以考慮的有：1,3,4,6,7。其中最主要是確定好系列機的指令系統(tǒng)、數(shù)據(jù)表示及概念性結(jié)構(gòu)。除了分布處理，MPP和機群系統(tǒng)外，并行處理計算機按其基本結(jié)構(gòu)特征可分為流水線計算機，陣列處理機，多處理機和數(shù)據(jù)流計算機四種不同的結(jié)構(gòu)。它主要應(yīng)解決：處理單元靈活、規(guī)律的互連模式和互連網(wǎng)絡(luò)設(shè)計，數(shù)據(jù)在存儲器中的分布算法等問題。數(shù)據(jù)是以表示某一操作數(shù)或參數(shù)已準(zhǔn)備就緒的數(shù)據(jù)令牌直接在指令之間傳遞。數(shù)據(jù)結(jié)構(gòu)反映各種數(shù)據(jù)元素或信息單元之間的結(jié)構(gòu)關(guān)系。 除基本數(shù)據(jù)表示不可少外，高級數(shù)據(jù)表示的引入遵循以下原則： （1）看系統(tǒng)的效率有否提高，是否養(yǎng)活了實現(xiàn)時間和存儲空間。 描述符數(shù)據(jù)表示為向量、數(shù)組的的實現(xiàn)提供了支持，有利于簡化高級語言程序編譯中的代碼生成，可以比變址法更快地形成數(shù)據(jù)元素的地址。 ？堆棧型機器系統(tǒng)結(jié)構(gòu)為程序調(diào)用的哪些操作提供了支持？ 答： 堆棧型機器系統(tǒng)結(jié)構(gòu)有力地支持子程序的嵌套和遞歸調(diào)用。=16)p=6,m=48,rm=16(m39。 可表示的最大值=rm^(最大階)*最大尾數(shù)值=rm^(2^p1)*(1rm^(m39。 可表示的規(guī)格化數(shù)的個數(shù)=階的個數(shù)*尾數(shù)的個數(shù)=2^p*rm^m39。=1,按照使用的倍數(shù)來說，等價于m=4, 試計算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個數(shù)。依題意列下表： p=2,rm=10,m39。ROM編碼表地址與內(nèi)容的對應(yīng)關(guān)系 地址0000000100100011010001010110011110001001101010111100110111101111內(nèi)容000001001010010011011100100101101110110111111111？設(shè)計一種只用6位地址碼就可指向一個大地址空間中任意64個地址之一的尋址機構(gòu)。將大地址空間64個地址分塊，用基址寄存器指出程序所在塊號，用指令中6位地址碼表示該塊內(nèi)64 個地址之一，這樣基址和變址相結(jié)合可訪問大地址任意64個地址之一。 ，某機器14條指令的使用頻度分別為：,。Huffman編碼的平均碼長=。問能否以擴展操作碼為其編碼?如果其中單地址指令為254條呢?說明其理由。 ∵指令字長12位，每個地址碼占3位； ∴三地址指令最多是2^(12333)=8條， 現(xiàn)三地址指令需4條, ∴可有4條編碼作為擴展碼， ∴單地址指令最多為42^32^3=2^8=256條， 現(xiàn)要求單地址指令255條，∴可有一條編碼作擴展碼 ∴零地址指令最多為12^3＝8條 不滿足題目要求 ∴不可能以擴展碼為其編碼。設(shè)有單地址指令和雙地址指令兩類。 答： ②對地址碼的優(yōu)化： 采用多種尋址方式。 ： ADD(加) 30% SUB(減) 24% JOM(按負(fù)轉(zhuǎn)移) 6%STO(存) 7% JMP(轉(zhuǎn)移) 7% SHR(右移) 2%CIL(循環(huán)) 3% CLA(清加) 20% STP(停機) 1%要求有兩種指令字長，都按雙操作數(shù)指令格式編排，采用擴展操作碼，并限制只能有兩種操作碼碼長。 (2)考慮題目全部要求，設(shè)計優(yōu)化實用的操作形式，并計算其操作碼的平均碼長。 ? 答： 一般原則： (1)確定指令系統(tǒng)時，只選擇使用頻度很高的指令及少量有效支持操作系統(tǒng)，高級語言及其它功能的指令； (2)減少尋址方式種類，一般不超過兩種； (3)讓所有指令在一個機器周期內(nèi)完成； (4)擴大通用寄存器個數(shù)，一般不少于32個，盡量減少訪存次數(shù)； (5)大多數(shù)指令用硬聯(lián)實現(xiàn)，少數(shù)用微程序?qū)崿F(xiàn)； (6)優(yōu)化編譯程序，簡單有效地支持高級語言實現(xiàn)。即大多數(shù)簡單指令用硬聯(lián)方式實現(xiàn)，功能復(fù)雜的指令用微程序?qū)崿F(xiàn)。另外，將轉(zhuǎn)移指令與其前面的一條指令對換位置，讓成功轉(zhuǎn)移總是在緊跟的指令執(zhí)行之后發(fā)生，使預(yù)取指令不作廢，節(jié)省一個機器周期。 ，它們分別存在哪些不足和問題?為什么說今后的發(fā)展應(yīng)是CISC和RISC的結(jié)合? 答： CISC結(jié)構(gòu)特點：機器指令系統(tǒng)龐大復(fù)雜。 (2)對浮點運算和虛擬存儲支持不很強。同時分析硬件產(chǎn)生故障時通訊的可靠性。(1)對“總線可用”線及其有關(guān)電路失效敏感。定時查詢(1)靈活性強，部件的優(yōu)先次序由程序控制。(3)控制線數(shù)多，需要2+log2N根。(3)總線的分配速度快。當(dāng)機器正在運行用戶程序時，同時發(fā)生第2，3級中斷請求，過兩個單位時間，又同時發(fā)生第1，4級中斷請求，試畫出程序運行過程示意圖。 (2)若在運行用戶程序時，同時出現(xiàn)第4，2級中斷請求，而在處理第2級中斷未完成時，又同時出現(xiàn)第1，3，5級中斷請求，請畫出此程序運行過程示意圖。 5進(jìn)入排隊器。 最后處理第3級中斷請求。這些設(shè)備傳送一個字符(字節(jié))的時間很短，但字符(字節(jié))間的等待時間很長。這些設(shè)備的傳送速率很高，但傳送開始前的尋址輔助操作時間很長。 選擇通道適合于連接象磁盤等優(yōu)先級高的高速設(shè)備，讓它獨占通道，只能執(zhí)行一道通道程序。 剖析： 思路一：從傳送字節(jié)速率上入手。 對于高速設(shè)備，由于一次傳送字節(jié)數(shù)不少于1024byte ∴+1024＝ 由表35可得出每臺設(shè)備發(fā)送1024字節(jié)的時間間隔分別為: 設(shè)備ABCDEF傳送時間(μs)256512∴為使數(shù)據(jù)不丟失，B、C、E、F可掛在該通道上。當(dāng)6臺設(shè)備同時發(fā)出請求開始，畫出此通道在數(shù)據(jù)傳送期內(nèi)響應(yīng)和處理各外設(shè)請求的時間示意圖。這并不說明流量設(shè)計的基本條件是不必要的，因為若基本條件不滿足，無論設(shè)備優(yōu)先級如何確定總有設(shè)備的信息會丟失。字節(jié)多路通道子通道A2:。 (2)主存流量應(yīng)達(dá)到4MB/S。 (2)I/O系統(tǒng)中，各種通道和子通道可以并行工作，因此，I/O系統(tǒng)的最大流量應(yīng)等于各通道最大流量之和。 程序存放在模32單字交叉存儲器中，設(shè)訪存申請隊的轉(zhuǎn)移概率λ為25%,求每個存儲周期能訪問到的平均字?jǐn)?shù)?，F(xiàn)要求主存實際頻寬為4MB/S,問主存模數(shù)m應(yīng)取多少方能使兩者速度基本適配？其中m取2的冪。 ，每頁1024個字，實際主存為4096個字，采用頁表法進(jìn)行地址映象。 解: (1)會發(fā)生頁面失效的全部虛頁號為：2,3,5,7。虛地址有2位段號、2位頁號、11位頁內(nèi)位移（按字編址），主存容量為32K字。 解答:(1)該地址空間中共有16個虛頁。其中，程序X為 DO 50 I=1,3　　B(I)=A(I)C(I)　　IF(B(I)0)GOTO 5040　E(I)=050　CONTINUEData: A=(4,+2,0)　　　C=(3,0,+1)每個數(shù)組分別放在不同的頁面中。分別分配給程序X和Y的數(shù)組4個實頁最為合適。分析使用LRU算法對程序Y的頁地址流進(jìn)行堆棧處理的過程可知，分配給程序Y的數(shù)組4個實頁最為合適?？偟膩砜?，是同時運行的，所以兩個程序分配的實頁和不能大于8。 }。 解:=2+12=14(位)。 故命中率H=6/12=50% (2)方法同（1）H=25% (3)H=50% (4)由以上結(jié)論可得，F(xiàn)IFO算法的條件下，當(dāng)頁面大小發(fā)生變化時，其命中率變化是：一開始隨頁面大小增大命中率（第一步與第二步比較），但當(dāng)頁面大小增到一定時，命中率不再增加（第一步與第三步比較）。 (3)FIFO改為LRU。 解答：(1)增大輔存容量，對命中率H無影響。 (5)FIFO改為LRU，并增大頁面大小，如果原來頁面很小，則會使命中率顯著上升，如果原來頁面很大，則會使命中率下降。請設(shè)計此相聯(lián)目錄表，求出該表之行數(shù)、總位數(shù)及每個比較電路的位數(shù)。在一個主存周期內(nèi)主存能訪問到的字節(jié)數(shù)為mW=4*32/8=16(Byte)。 主存塊數(shù)/Cache塊數(shù)=256=2*8，所以，主存地址中的區(qū)號nd=8。+s)*Q=4*(8+2s)*2^(6s)=(8+2s)*2^(8s)。 (1)畫出主存、Cache地址的各字段對應(yīng)關(guān)系(標(biāo)出位數(shù))圖。 (5)對于(3),求出此期間Cache的命中率。R：替換。 剖析： (2)增大Cache的塊數(shù)(塊的大小不變)。 解答：(1)增大主存容量對Cache的訪問時間ta基本不影響，從而對Cache的等效訪問速度基本不影響。 (5)提高Cache本身器件的訪問速度一般將縮短ta，從而提高Cache的等效訪問速度。如果對Cache存儲器的等效訪問速度不滿，需要改進(jìn)的話，就要作具體分析，看看現(xiàn)在Cache存儲器的等效訪問速度是否已接近于Cache本身的速度。 “執(zhí)行k”與“取指k+1”重疊。(1)執(zhí)行完100條指令所需時間： *(t取指+t分析+t執(zhí)行)。 解： TP=10/14△t=5/7△t 時空圖：(a)所示，其乘積可直接返回輸入端或暫存于相應(yīng)緩沖寄存器中，畫出實現(xiàn)A*B*C*D的時空圖以及輸入端的變化，并求出該流水線的吞吐率和效率。 實現(xiàn)A*B*C*D的時空圖如圖0504所示： 圖0504 (a)組織的流水線時，TP=3/13△t。 答: ？現(xiàn)有3段流水線，各段經(jīng)過時間依次為△t、3△t、△t， (1)分別計算在連續(xù)輸入3條指令時和30條指令時的吞吐率和效率。 (1)連續(xù)輸入3條指令時的吞吐率TP3=3/11△t。 (2)(a)(b)。效率η3=15/17?，F(xiàn)要執(zhí)行A*(B+C*(D+E*F))+G*H的運算，請調(diào)整計算順序畫出能獲得盡量高的吞吐率的流水時空圖，標(biāo)出流水線入、出端數(shù)的變化情況，求出完成全部運算的時間及此期間流水線的效率。原式展開成A*B+A*C*D+A*C*E*F+G*H，先進(jìn)行乘法流水，為了減少因先寫后讀相關(guān)而等待的時間，應(yīng)盡量安排對計算式子項數(shù)最多的乘法先進(jìn)行操作，即先計算A*C*E*F，再計算A*C*D，... ，請分別畫出下列4種結(jié)構(gòu)的處理器上求點積A*B的時空圖，并求完成全部結(jié)果的最少時鐘拍數(shù)。 (3)處理器有一個乘、加法雙功能靜態(tài)流水線，乘、加法均由5個流水段構(gòu)成，各段經(jīng)過時間要1拍。 (3)在這種結(jié)構(gòu)的處理器上求點積A*B的時空圖如圖0512所示： 圖0512 完成全部運算最少需要30拍。 360/91解決流水線控制的一般方法、途徑和特點。求出最小平均延遲及流水線的最大吞吐率及其高度方案。 剖析：求延遲禁止表F={1，3，4，8}，第一行間隔8，第二行間隔1，第三行間隔1，3，4，然后間隔都為1，合并。 （2）1和2并行執(zhí)行完后，再執(zhí)行3。問下列各指令組內(nèi)的哪些指令可以鏈接？哪些指令不能鏈接？不能鏈接的原因是什么？分別計算出各指令組全部完成所需的拍數(shù)。 (2)3條向量指令之間沒有功能部件的使用沖突，但是在第2兩條向量指令與第3條向量指令之間有V2及V3的先寫后讀相關(guān)。第3條向量指令與第2條向量指令之間有源向量寄存器V0的沖突，它們之間只能串行。(1+6(訪存)+1)+(1+14(求倒數(shù))+1)+(1+(7浮乘)+1)+(1+6(浮加)+1)+641=104拍。 解： 常規(guī)標(biāo)量處理機的時空圖： 度m為4的超標(biāo)量處理機的時空圖： 其相對于常規(guī)標(biāo)量流水處理機的加速比Sp=14△t/5△t= 度m為4的超長指令字處理機的時空圖：其相對于常規(guī)標(biāo)量流水處理機的加速比Sp=14△t/5△t= 度m為4的超流水線處理機的時空圖： 其相對于常規(guī)標(biāo)量流水處理機的加速比Sp=14△t/△t=56/23≈ 第六章　陣列處理機 Ⅳ 的模式進(jìn)行互連的互連結(jié)構(gòu)圖，列出PE0分別只經(jīng)一步、二步和三步傳送能將信息傳送到的各處理器號。圖中第個PU中包含PE、PEM和MLU。 、...、15的16個處理器，用單級互連網(wǎng)互連。 解答：采用4級立方體網(wǎng)絡(luò)，級控制。每一級均使用N/2=8個二功能交換開關(guān)。 9號處理器在經(jīng)過0級和1級交換開關(guān)后，連向哪第10個處理器。例如，第0級為直連狀態(tài)時，入端號為0的處理器僅能與出端號為0的處理器進(jìn)行數(shù)據(jù)傳送，不能與出端號為1的處理器進(jìn)行數(shù)據(jù)傳送。因為交換開關(guān)的直連狀態(tài)被定義為i入連j出，j入連i出，所以，反映出實現(xiàn)互連的入、出端號的二進(jìn)制碼中的Pi位必須變反，其它的各位可以不變，也可以變反。每個元素的行坐標(biāo)和列坐標(biāo)均用3位表示，設(shè)b5b4b3為行下標(biāo)的二進(jìn)制編號，b2b1b0為列下標(biāo)的二進(jìn)制編號，經(jīng)過3次全混洗后，元素下標(biāo)號b5b4b3b2b1b0就變成了b2b1b0b5b4b3，即行下標(biāo)的二進(jìn)制編號改成了b2b1b0，列下標(biāo)的二進(jìn)制編號改成了b5b4b3，這樣，就實現(xiàn)了矩陣的行列轉(zhuǎn)置。 多級立方體互連網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)圖和第3題的圖基本一致，不同之處在于，第0、3級的開關(guān)狀態(tài)為直連，第2級的開關(guān)狀態(tài)為交換。 解答： (1)N個輸入總共可有N!種不同的排列。所以，一次通過能實現(xiàn)的置換數(shù)占全部排列數(shù)的百分比為4096/40320*100%≈% =8的立方體全排列多級網(wǎng)絡(luò)，標(biāo)出采用單元控制，實現(xiàn)0→3,1→7,2→4,3→0,4→2,5→6,6→1,7→5的同時傳送時的各交換開關(guān)的狀態(tài)。16