【正文】 提高。 連續(xù)輸入3條指令時的吞吐率TP3=3/7△t。 效率η3=5/11。 (2)按兩種途徑之一改進，畫出你的流水線結構示意圖，同時計算連續(xù)輸入3條指令和30條指令時的吞吐率。求(10)∑(i=1)Ai需要的最知時間是170ns。時空圖如下： η=3/11。(b)形式實現(xiàn)同一計算時，求該流水線的效率及吞吐率。+100*t分析+99*max(t取指+t執(zhí)行)+t執(zhí)行。 “執(zhí)行k”、“分析k+1”、“取指k+2”重疊。如果差得較遠，說明Cache的命中率低，應從提高Cache命中率著手，包括調整組的大小、塊的大小、替換算法以及增大Cache容量等。 ，于是申請到一批有限的經(jīng)費，為能發(fā)揮其最大經(jīng)濟效益，有人建議你再買一些同樣速度的Cache片子以擴充其容量。(2)增大Cache的塊數(shù)(塊的大小不變)一般將使Cache的命中率Hc上升，從而使ta下降，從而提高Cache的等效訪問速度。 (3)增大組相聯(lián)組的大小(塊的大小不變)。由于主存塊、Cache塊之間存在上述的映象對應關系，主存的第0、5塊只能映象裝入或替換物理Cache的第0、1塊。L：失效。 解答： (2)畫出主存、Cache空間塊的映象對應關系示意圖。若認為相等比較電路的個數(shù)=組內塊數(shù)，則相聯(lián)目錄表的行數(shù)=2^4，每個比較電路的位數(shù)=10，相聯(lián)目錄表的總位數(shù)=12*2^6。 note： 每個比較電路的位數(shù)=nd+s39。要求Cache的每一塊在一個主存周期內能從主存取得，所以，Cache中每塊的塊內字數(shù)不能大于16Bytes。 解答： ，Cache為1KB，要求Cache的每一塊在一個主存周期內能從主存取得。(2)增大主存容量(頁數(shù))，可普遍提高命中率。 (4)FIFO改為LRU，并增大主存容量(頁數(shù))。(5)命中率為58%，結論是如果分配給主存容量增加時可以搞高命中率。 (6)快表的總容量：32行*（14(輸入位數(shù))+8（輸出位數(shù)））*2=32*22*2 ，其訪問虛存的地址流為20，22，208，214，146，618，370，490，492，868，916，728。 相聯(lián)寄存器的作用：把10位的用戶號轉換為2位的ID（因為一般只有4個任務在使用），并把ID與虛地址的虛頁號合并到快表中查實頁號。實地址為20位，其中實頁號8位，頁內位移12位（與虛頁頁內位移對應） 虛地址為34位，其中用戶號為10位（對應1K的任務）、虛頁號12位（每個任務4096頁）、頁內位移12位（每頁512字節(jié)，512字節(jié)=512*8=1024*4=2^12） (1)依題意得知： }。我不了解FORTRAN，找朋友把上面的源代碼轉成C了： main(){ int A[]={4,2,0}。 但實存只有8頁位置可供存放數(shù)組之用，所以，分別分配給程序X和Y的數(shù)組4個實頁。 根據(jù)題意，程序X依次調用數(shù)組A,C,B,B,E, A,C,B,B,C,A,D,D,E, A,C,B,B,E中的數(shù)據(jù)。 而程序Y在運行過程中，其數(shù)組將依次用到程序空間的第3,5,4,2,5,3,1,3,2,5,1,3,1,5,2頁。LE(1)虛地址中段號有2位，頁號有2位，也就是每個程序最多只能有2^2=4個段，每個段至多只能有2^2=4頁，所以該地址空間中共有4*4=16個虛頁。(2)程序中遇到上表中各情況時，是否會發(fā)生段失效、頁失效或保護失效及相應的主存實地址的情況如下表所示： 方式段頁頁內位移段失效頁失效實頁號實地址保護失效取數(shù)取數(shù)取數(shù)存數(shù)存數(shù)存數(shù)轉移至此取數(shù)取數(shù)轉移至此013021102311311032001102047421410050560無無無無有無無無有無無無有無/有無有/無30無3無無8無無14614510無6184無無16484無無28732無無/有//無//有剖析： 每段可有訪問方式保護，其頁表和保護位如下表所示。(2) 虛地址虛頁號頁內位移裝入位實頁號頁內位移實地址0001303072327836560頁面失效頁面失效無102301023131023409510241011010242055270頁面失效頁面失效無780076320頁面失效頁面失效無40964012020486800665610656656剖析：(1)根據(jù)頁表法列出表2，當裝入位為0時，即為頁面失效，再找出相對應的虛頁號即可。 映象表的內容如下表所示。 解： 可得出，在λ=，m=32的平均訪問字數(shù)大于m=16時的平均訪問字數(shù)。同理，m=16時 ,B=44*(3/4)^16 由λ=,m=32 求得：B=44*(3/4)^32 當模數(shù)為16呢？由此你可得到什么結論？ 解：B=[ 1(1λ)^m] /λ 解： e=TA1/TA=TA1/(H*TA1+(1H)*TA2)≥80%，H≥(10^55/4)/(10^51)。 第四章　存儲體系=107s、TA2=102s,為使存儲層次的訪問效率e達到最大值的80%以上，命中率H至少要求達到多少？實際上這樣高的命中率是很難達到的，那么從存儲層次上如何改進？ 解： 剖析: 數(shù)組多路通道B1:500KB/s。 剖析： 由此你發(fā)現(xiàn)了什么問題? (3)在(2)的基礎上，在哪臺設備內設置多少個字節(jié)的緩沖器就可以避免設備信息丟失?那么，這是否說書中關于流量設計的基本要求是沒有必要的了呢?為什么? 解： (1)實際最大流量＝50+15+l00+25+40+20＝250KB/S。A、D不能。所以，B、C、E、F可掛在該通道上。由表35可得出 設備ABCDEF傳送速率(B/μs)1/1/1/1/1/1/ =N/(TS+N*TD)=1/((TS/N)+TD)=1/(()+)=1/(約) A~F是高速設備，應掛接在選擇通道上，選擇通道的極限流量為： (1)至多可連接50臺低速的外設。通道“數(shù)據(jù)寬度”為可變長塊，一次將N個字節(jié)全部傳送完，在數(shù)據(jù)傳送期只選擇一次設備。通道“數(shù)據(jù)寬度”為定長塊，多臺設備以成組交叉方式工作，以充分利用并盡可能重疊各臺高速設備的輔助操作時間。通道“數(shù)據(jù)寬度”為單字節(jié)，以字節(jié)交叉方式輪流為多臺設備服務，使效率提高。 ，數(shù)組多路和選擇通道的數(shù)據(jù)傳送方式。第2級中斷請求的處理請求被中斷，轉去響應第1級中斷請求并進行處理。 4中斷同時出現(xiàn)，進行排隊器。(2)中斷過程示意圖：如圖 (1)中斷級屏蔽位設置如下圖： 中斷處理程序級別中斷級屏蔽位1級2級3級4級5級第1級11111第2級01100第3級00100第4級01111第5級01101 答： (1)當中斷響應優(yōu)先次序為1→2→3→4時，其中斷處理次序為1→3→4→2。 答： (1)控制較為復雜。(4)可擴充性差。(2)可靠性高，不會因某個部件失效而影響其它部件使用總線。(2)靈活性差，如果高優(yōu)先級的部件頻繁要求使用總線，離總線控制器遠的部件就難以獲得總線使用權。 答： 控制方式優(yōu)點缺點串行鏈接(1)選擇算法簡單。(3)RISC編譯程序比CISC難寫。 RISC結構特點：機器指令系統(tǒng)簡單，規(guī)模小，復雜度低。 (5)優(yōu)化設計編譯系統(tǒng)。 (3)用重疊寄存器窗口。 (1)按RISC一般原則設計，即確定指令系統(tǒng)時，選最常用基本指令，附以少數(shù)對操作系統(tǒng)等支持最有用的指令，使指令精簡?；炯夹g： (3)該機允許使用多少可編址的通用寄存器？ (4)畫出該機兩種指令字格式，標出各字段之位數(shù)。設該機有若干通用寄存器，主存為16位寬，按字節(jié)編址，采用按整數(shù)邊界存儲。采用0、3等多種地址制。 問單地址指令最多可以有多少條? 答： ②若單地址指令254條，可以用擴展碼為其編碼。 答： 只有兩種碼長的擴展操作碼的平均碼長=。分別求出用等長碼、Huffman碼、只有兩種碼長的擴展操作碼3種編碼方式的操作碼平均碼長。比如地址空間很大，為01023，只用6位地址碼就可以指向這1024個地址中的任意64個。 答：=1p=2,rm=4,m39。 （2）對于rp=2,p=2,rm=4,m39。*(rm1)/rm。))。=12)最小階(非負階，最小為0)000最大階(2^p1)2^612^612^61最小尾數(shù)值(rm^(1))1/21/81/16最大尾數(shù)值(1rm^(m39。依題意知：p=6 m=48 rm=2, 8, 16，m39。在程序調用時將返回地址、條件碼、關鍵寄存器的內容等全部壓入堆棧，待子程序返回時，再從堆棧中彈出。通用寄存器型機器對堆棧數(shù)據(jù)結構實現(xiàn)的支持是較差的。但描述符數(shù)據(jù)表示并不支持向量、數(shù)組數(shù)據(jù)結構的高效實現(xiàn)。（2）看引入這種數(shù)據(jù)表示后，其通用性和利用率是否高。 數(shù)據(jù)結構要通過軟件映象變換成機器所具有的各種數(shù)據(jù)表示實現(xiàn)，所以數(shù)據(jù)表示是數(shù)據(jù)結構的組成元素。 它主要應解決：研究合適的硬件組織和結構，高效執(zhí)行的數(shù)據(jù)流語言等問題。多處理機主要通過資源共享，讓一組計算機在統(tǒng)一的操作系統(tǒng)全盤控制下，實現(xiàn)軟件和硬件各級上的相互作用，達到時間和空間上的異 步并行。 流水線計算機主要通過時間重疊，讓多個部件在時間上交劃重疊地并行招待運算和處理，以實現(xiàn)時間上的并行。 既要考慮滿足應用的各種需要和發(fā)展，又要考慮能方便地采用從低速到高速的各種組成的實現(xiàn)技術，即使用復雜、昂貴的組成實現(xiàn)時，也還能充分發(fā)揮該實現(xiàn)方法所帶來的好處。不可以考慮的有：2,5,8。 （6）將CPU與主存間的數(shù)據(jù)通路寬度由16位擴展成32位，以加快主機內部信息的傳送。 （2）為增強中斷處理功能，將中斷分級由原來的4級增加到5級，并重新調整中斷響應的優(yōu)先次序。系列機各檔不同的數(shù)據(jù)通路寬度、Cache存貯器、指令緩沖寄存器屬于計算機組成，對系統(tǒng)和程序員和應用程序員都是透明的。 ？哪些對應用程序員是透明的？ 系列機各檔不同的數(shù)據(jù)通路寬度；虛擬存儲器；Cache存儲器；程序狀態(tài)字；“啟動I/O”指令；“執(zhí)行”指令；指令緩沖寄存器。不透明的有：浮點數(shù)據(jù)表示；I/O系統(tǒng)是采用通道方式還是外圍處理機方式；字符行運算指令；訪問方式保護；程序性中斷；；堆棧指令；存儲器最小編址單位。 VLSI的發(fā)展更使結構組成和實現(xiàn)融為一體，難以分開。例如，為達到速度要求，可用簡單的組成但卻是復雜的實現(xiàn)技術，也可用復雜的組成但卻是一般速度的實現(xiàn)技術。如果沒有組成技術的進步，結構的進展是不可能的。要提高運行速度，可讓相加與相乘并行，為此這兩種結構在組成上都要求設置獨立的加法器和乘法器。（2）相同的組成可有多種不同的實現(xiàn)。 （1）計算機的系統(tǒng)結構相同，但可采用不同的組成。 在DOS操作系統(tǒng)時代，漢字系統(tǒng)是一個重要問題，早期的漢字系統(tǒng)的字庫和處理程序都固化在漢卡（硬件）上，而隨著CPU、硬盤、內存技術的不斷發(fā)展，UCDOS把漢字系統(tǒng)的所有組成部份做成一個軟件。 所以，當有一段第1級的程序需要運行Ks時，在第2級就需要(N/M)Ks，以此類推 ？在什么意義上又是不等效的？試舉例說明。第3級上等效程序需運行：(N/M)*(N/M)*Ks?，F(xiàn)若需第i級的N條指令解釋第i+1級的一條指令，而有一段第1級的程序需要運行Ks，問在第3和4級上一段等效程序各需要運行多長時間？ 答： 第2級上等效程序需運行：(N/M)*Ks。而現(xiàn)在第i級有N條指令解釋第i+1級的一條指令，那么，我們就可以用N/M來表示N/M 表示第i+1級需(N/M)條指令來完成第i級的計算量。但是實現(xiàn)的性能價格比，實現(xiàn)的難易程序不同。計算機系統(tǒng)結構、計算機組成、計算機實現(xiàn)互不相同，但又相互影響。其中，中央處理機都有相同的機器指令和匯編指令系統(tǒng)，只是指令的分析、執(zhí)行在低檔機上采用順序進行，在高檔機上采用重疊、流水或其它并行處理方式。如為實現(xiàn)A:=B+CD:=E*F,可采用面向寄存器的系統(tǒng)結構，也可采用面向主存的三地址尋址方式的系統(tǒng)結構。通過改變控制存儲器中的微程序，就可改變系統(tǒng)的機器指令，改變結構。然而，它可與實現(xiàn)折衷權衡。軟件的硬化和硬件的軟件都反映了這一事實。 透明的有：存儲器的模m交叉存取；數(shù)據(jù)總線寬度；陣列運算部件；通道是采用結合型還是獨立型；PDP11系列的單總線結構串行、重疊還是流水控制方式；Cache存儲器。透明的有：指令緩沖器、時標發(fā)生器、乘法器、先進先出鏈、移位器、主存地址寄存器。 note: ，你認為下列哪些設想是可以考慮的，哪些則不行的？為什么？ 新增加字符數(shù)據(jù)類型和若干條字符處理指令，