【正文】 （ 1） 和 數(shù) 一覽表 如表 JT425(a)所示 用 十 進 制表 示 的 和按 B C D 碼 相 加 的 結(jié) 果0 0 0 0 0表 J T 4 2 5 ( a ) 01234567891 01 11 21 31 41 51 61 71 81 90 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 01 1 0 0 1按 二 進 制 數(shù) 相 加 的 結(jié) 果0 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 10 1 0 1 00 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 1二 進 制 數(shù) 加 6 修 正 的 結(jié) 果0 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 01 1 0 0 1CO 1 S3 S2 S1 S0CO 1 S3 S2 S1 S0CO 2 S3 S2 S1 S0 17 將 0～ 19 的二進制數(shù)和 與用 8421BCD 碼表示的 和 進行比較發(fā)現(xiàn)，當(dāng) 和 數(shù)＜ 1001(9)時，二進制碼與 8421BCD 碼相同；當(dāng)數(shù)＞ 1001 時，只要在二進制 和 上加 0110(6)就可以把二進制和 轉(zhuǎn)換為 8421BCD 碼 的和 ，同時產(chǎn)生進位輸出。 當(dāng) M＝ 0 時， CACBAS I ????? 實現(xiàn)加法運算 ， 此時令 CBMC I ??? 、0 即可； 當(dāng) M＝ 1 時， CACBAS I ????? 實現(xiàn)減法運算 ， 此時 令 補、 CCBMC I ????? 1即可 。函 數(shù) （ 4）根據(jù)對應(yīng)關(guān)系畫電路圖 7 4 L S 1 5 3YSDD1 0D D32ABDD1 0D D32YSCAA10SC O1圖 J T 4 2 2 423 試用一片 4 位二進制加法器 74LS283 將余 3 代碼轉(zhuǎn)換成 8421BCD 碼。 A2 A1 A0YD0 D1 D2 D3 D4 D5 D6 D70 1 0 B B 1 B 39。 4 選 1YSD D1 0D D32AA10AB1LC圖 J T 4 1 9 420 試用 4 選 1 數(shù)據(jù)選擇器 74LS153 設(shè)計 48 題 的 組合邏輯電路 。 根據(jù)上述分析，可列出 8選 1數(shù)據(jù)選擇器各輸入端與變量 A、 B、 C、 D的對應(yīng)關(guān)系，見表 JT418。 10 4 選 1YSD D1 0D D32AA10AB1L圖 T 4 1 6 習(xí) 題 4 1 6 的 圖 解 416 由圖 JT416 可寫出 輸出邏輯函數(shù)式 L=A39。 解 414 將兩個減數(shù)用 A、 B 表示 ，來自低位的借位信號用 JI表示，向高位的借位信號用 JO 表示，列出的 一位全減器 的真值表如表 JT414 所示。其電路如圖 JT412 所示。 = A 39。 + B C = A 39。L2= A 39。 7 YA B C7 4 L S 1 3 9SA1A0A1A0( 1 )( 2 )Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0SS1S2圖 T 4 1 1 習(xí) 題 4 1 1 的 圖 解 411 從圖 T411中看出 ， 輸入代碼的最高位 A是片選信號 ，用來將雙 2/4譯碼器擴展成 3/8譯碼器 。 解 49 題 49 題 的真值表如表 JT48 所示 （此處略） 。 如圖 JT47(a)所示，化簡結(jié)果為 DABDCBCAY ??????? （ JT47） （ 3）畫邏輯 電路 圖 。要求 列真值表；寫輸出邏輯函數(shù)的最小項之和 函數(shù) 式；用與非門畫邏輯圖。 按正邏輯給變量賦值：同意為“ 1”，不同意為“ 0”；提案通過為“ 1”，沒通過為“ 0”，所列真值表如表 JT44 所示。 =Y1 42 試寫出圖 T42 所示邏輯電路的輸出函數(shù)式并化簡，指出電路的邏輯功能。 B( a )AY1( b )Y2BA圖 T 4 1 習(xí) 題 4 1 的 圖 解 41 Y1= A B39。 )= AB39。 解 43 由圖 T43 寫電路的輸出函數(shù)式并化簡得 MBAMMBMAY ??????? )((( (JT43) 由 JT43 式可 知， 電路能 夠 實現(xiàn) 選通 要求，當(dāng) M=1 時， Y=A；當(dāng) M=0 時， Y=B。 解 45 （ 1） 真值表如表 JT45 所示 3 0 0 0 1 1 1 1 001YAB C0 0 1 01 1 1 1圖 J T 4 5 a 輸 入 輸 出A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 10001111 1Y表 J T 4 5ABC圖 J T 4 5 b （ 2）寫輸出邏輯函數(shù)式 由表 JT45 可寫輸出邏輯 函數(shù)式 A B CCABCBACB