基于fpga的光纖通信接口設(shè)計畢業(yè)設(shè)計開題報告-免費(fèi)閱讀
【正文】 在 選題依據(jù) 中該同學(xué)針對 FPGA 、 光纖通信 技術(shù)等任務(wù)認(rèn)真查閱了大量的資料，構(gòu)建了 FPGA 開發(fā)， logVeri 語言， Xilinx ISE 軟件的應(yīng)用 等技術(shù)方面的相關(guān)資料，論述合理。 BB10/8 編碼很好的平衡了位流中 0 和 1 的個數(shù)，特別適合光纖介質(zhì)的信息傳輸； NRZI 編碼使信號的狀態(tài)變化更加頻繁，進(jìn)一步增強(qiáng)了發(fā)送設(shè)備與接收設(shè)備的可同步性；位同步時鐘提取使得發(fā)送設(shè)備與接收設(shè)備保持同步，同時為接收端解碼器提供可靠的時鐘參考。數(shù)據(jù)經(jīng) BB10/8 編碼后，能在很大程度上平衡位流中 0 與 1 的個數(shù)，而 NRZI 編碼又做了進(jìn)一步 的平衡，主要是為了使信號狀態(tài)變化趨于頻繁以使位同步時鐘提取模塊更好，更快的提取出位同步時鐘。這樣，同一片 FPGA ，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA 的基本概念 FPGA ，即現(xiàn)場可編程門陣列，它是在 PAL 、 GAL 、 CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。光纖是用玻璃材料構(gòu)造的，它是電氣絕緣體，因而不需要擔(dān)心接地回路，光纖之間的串繞非常?。还獠ㄔ诠饫w中傳輸，不會因?yàn)楣庑盘栃孤┒鴵?dān)心傳輸?shù)男畔⒈蝗烁`聽；光纖的芯很細(xì)，由多芯組成光纜的直徑也很 小，所以用光纜作為傳輸信道，使傳輸系統(tǒng)所占空間小，解決了地下管道擁擠的問題。隨著 XLVeri ?log 算法的成功， HDLVerilog 語言得到迅速發(fā)展。 20 世紀(jì) 80 年代，出現(xiàn)了可編程邏輯器件（ PLD ），如 SPLD 和 CPLD ，它們與 ASIC相比，具有可重配置性和較短的開發(fā)時間，但實(shí)現(xiàn)的功能和電路都相對簡單。中國光纖通信已進(jìn)入普及階段。 光纖收發(fā)器與 FPGA 技術(shù)相結(jié)合的方案是現(xiàn)在光纖通信系統(tǒng)的主流解決方案。 FPGA 是一種具有豐富的可編程 OI/ 引腳的可編程邏輯器件。 光纖通信作為一門新興技術(shù)，其近年來發(fā)展速度之快，應(yīng)用范圍之廣是通信史上罕見的，也是世界新技術(shù)革命的重要標(biāo)志，同時也是未來信息社會中各種信息的主要傳送工具。因此，真正的全光網(wǎng)已成為一個非常重要的課題，全光網(wǎng)絡(luò)也是人們不懈追求的夢想。 HDLVerilog 是在 1983 年由 GDA 公司的 Phil Moorby 首創(chuàng)的。本設(shè)計課題在了解光纖傳輸基本概念及特點(diǎn)的基礎(chǔ)上基于 FPGA 的高速數(shù)據(jù)收發(fā)器設(shè)計高速數(shù)據(jù)通信接口電路，并設(shè)計相關(guān)軟件及傳輸協(xié)議，調(diào)試驗(yàn) 證高速光纖通信電路設(shè)計的正確性，為高速光纖通信的進(jìn)一步應(yīng)用提供設(shè)計參考。在接收端，光接收機(jī)把數(shù)字信號從光波中檢測出來送給電端機(jī)，而電端機(jī)再進(jìn)行數(shù) /模轉(zhuǎn)換，恢復(fù)成原來的信息。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。 Xilinx 的開發(fā)工具也在不斷的升級，由早期的 Foundation 系列逐步發(fā)展到目前的 ISE 系列，集成了 FPGA開發(fā)需要的所有功能。然后將根據(jù)生成的 bit 文件設(shè)計光纖通信接口。 ～ 畢業(yè)答辯 畢 業(yè) 設(shè) 計 開 題 報 告 指導(dǎo)教師意見 ： 基于 FPGA
研究報告相關(guān)推薦
鄂ICP備17016276號-1