【正文】 其次 我 要感謝 我在校外的指導老師劉招蒙工程師，感謝他在硬件電路設(shè)計制作及分析上給我的幫助。因此本次設(shè)計存在著相當?shù)那熬啊ｋm然系統(tǒng)的功能已經(jīng)初步實現(xiàn)，但是不可否認的是，本次設(shè)計的成品與最初的咪表尚還存 31 在一定的差距。 (2) 采用 FPGA 作為主控芯片，滿足了設(shè)計之初所想要達到的低成本，高性能和小型化的目的。 在完成硬件及軟件的設(shè)計和調(diào)試之后，本節(jié)介紹了最后系統(tǒng)的實現(xiàn)，并完成實際的應(yīng)用和測量，得出了相應(yīng)的數(shù)據(jù)采集結(jié)果，最后對采集的結(jié)果進行了詳細的分析。由于系統(tǒng) PCB 板鋪設(shè)了大量的銅箔用來接地（以減小電源 EMI 對芯片影響），銅箔是熱的良導體，因此 PCB 板的溫度低于室溫。在系統(tǒng)各項硬件檢查無誤后，編寫簡易的系統(tǒng)檢測代碼，檢查 FPGA 芯片是否能夠正常工作。通過前面硬件電路設(shè)計做出的電路板并焊好相應(yīng)的芯片與元器件，得到的系統(tǒng)版實物圖如下圖所示： 圖 系統(tǒng)板實物圖 焊好電路板以后，利用研發(fā)室相關(guān)的儀器對信號電路進行相應(yīng)的測試，主要利用的儀器有示波器，數(shù)字萬用表， ACDC7V 穩(wěn)壓電源等。 最后我們將設(shè)計好的頂層綜合編譯，通過下載器下載到目標板上，經(jīng)測試表明，本次設(shè)計所設(shè)定的要求基本得以實現(xiàn)。模塊圖如圖 所示。 AO 是指令數(shù)據(jù)選擇信號。這與 ADC0809 的采樣周期相同，說明仿真結(jié)果正確。將程序下載到開發(fā)板，開發(fā)板正常工作，有輸出，可 以得到相應(yīng)的溫度值。在本次設(shè)計中我們采用傳統(tǒng)的波形輸入法對系統(tǒng)各模塊，包括頂層模塊進行仿真。 本章小結(jié) 在硬件設(shè)計完成后，我們完成了軟件部分代碼的編寫。 CLR : IN STD_LOGIC。因此，異步通訊簡單、靈活，對同步時鐘要求可低些。其次，移位寄存器在波特率始終的驅(qū)動下工作，不斷讀取 RS232 串行總線的輸入數(shù)據(jù)，并且將數(shù)據(jù)保存在內(nèi)部的寄存器內(nèi)。故在一般情況下， RS232 只適用于短距離通信。但所有的 UART 芯片都存在引腳較多、體積較大、與其他器件的接口較為復雜等缺點，從而會使設(shè)計的成本和難度增加。 Reset : OUT STD_LOGIC。在這里需要指出的是， LCD12232每半屏只有 61列，因此為了顯示的美觀，我們需要精確的確定每個字符的大小。也就是說，它采用的是自頂 18 向下的顯示方法。在使用時，只需將填入指定地址即可。 LCD12232 由兩片 SED1520 芯片通過主從方式控制。 17 END CASE。 when st2= IF(EOC=39。 ADC0809電壓采樣模塊 由第二節(jié)分析我們知道 ADC0809 采樣原理比較 簡單：首先我們給出一個有效的START 信號（高電平），隨后狀態(tài)信號 EOC 隨即變成低電平。 Dout : out std_logic_vector(9 downto 0)。 output signals cmd_ack : out std_logic。按照分析結(jié)果，溫度采集模塊由兩部分組成： AD7416 控制模塊和 I2C 通信模塊。 S 從機地址 O A 數(shù) 據(jù) A 數(shù) 據(jù) A|A P 圖 典型的 I2C通信數(shù)據(jù)幀 “ 0” 表示數(shù)據(jù)由主機向從機傳送， “ 1” 則表示數(shù)據(jù)由從機向主機傳送。這個信號是由 對從機的 “ 非應(yīng)答 ” 來實現(xiàn)的。 SCL 線為高電平期間， SDA 線由高電平向低電平的變化表示起始信號； SCL 線為高電平期間， SDA 線由低電平向高電平的變化表示終止信號。 I2C 總線只有兩根雙向信號線。 （ 5）當上述步驟完成后，視為一次采樣終止， FPGA 將 AD7416 所有狀態(tài)字賦邏輯態(tài)“ 0”，初始化傳感器，等待下一次采樣開始。在此，我們選擇結(jié)構(gòu)寄存器 1（地址為 01H）。這樣就可以提高設(shè)計的速度和整個 FPGA 模塊的準確度。第二種方法就是硬件描述語言輸入： Quartus II 支持多種硬件描述。并按照要求制作了 PCB 板，手工制作出了完整的硬件電路。 (515)v 之間，數(shù)據(jù)信號的邏輯電平“ l電平必須低于 3V，邏輯電平“ 0”必須高于 +3V。一般在即使程序仿真正確后，燒寫到芯片里面也未必能出來正確的結(jié)果，有了在線調(diào)試功能，就可以在修改的過程中觀察相應(yīng)的結(jié)果變化。實現(xiàn) FPGA與 SED1520 數(shù)據(jù)連接關(guān)鍵在于如何將數(shù)據(jù)存入存儲器。其數(shù)據(jù)傳送采用 UART 串口傳輸方式，故可直接與 FPGA 通訊。 表 AD7416 管腳功能說明 需要說明的是， AD7416 的 1 腳 SDA， 2 腳 SCL 是根據(jù) I2C 總線協(xié)議制定的串行總線。 4 GND 跟蹤 保持、比較器和電容 DAC、數(shù)字電路的參考地。 管腳號 名稱 說明 1 SDA 數(shù)字 I/O。包括了設(shè)計系統(tǒng)目標和系統(tǒng)整體方案設(shè)計和器件選擇兩個部分。驅(qū)動方式為 1/32duty，驅(qū)動電壓 ~13V。片上寄存器可編程控制極限溫度，當溫度超過極限時漏極開路溫度過熱指示器（ OTI）處于工作狀態(tài)。 之所以選擇 FPGA來完成此工作，原因如下： FPGA生成的硬件系統(tǒng)是基于并行方式運行的，在同一 個時鐘周期內(nèi)可以進行多個操作，因此同一項功能由 FPGA實現(xiàn)將比用微控制器實現(xiàn)運行速度快很多。 5. 能與上位機進行通信。 3 1. 系統(tǒng)分析及方案設(shè)計 本次設(shè)計主要目標是采集系統(tǒng)內(nèi)、外的數(shù)據(jù)，并加以處理顯示。而國內(nèi)的采集器雖然價格低，但是在性能上還有上升的空間，所以在我國現(xiàn)有的基礎(chǔ)上，融合更為先進的技術(shù)、工藝，制造出性價比更高，可再編程能力高，小巧而又實用的的測量儀器不失為儀器開發(fā)領(lǐng)域的一個熱點。同年惠普公司生產(chǎn)的 HP34970A 型數(shù)據(jù)采集器具有 6／ 12位分辨率， 0． 004％基本直流精確度和高達 250通道／秒的掃描率，非易失性存儲器可保存多達 50000個帶有時間標記的讀書，可測包括直流 電壓、交流電壓等等數(shù)據(jù)。在工業(yè)生產(chǎn)中，應(yīng)用數(shù)據(jù)采集系統(tǒng)可以得到工業(yè)現(xiàn)場的溫度、濕度、電壓、電流等技術(shù)參數(shù)，所得結(jié)果可以反饋給用戶和控制系統(tǒng)，為提高產(chǎn)品質(zhì)量、降低成本提供信息；在科學研究方面，數(shù)據(jù)采集可以提供大量的現(xiàn)場信息，成為探索科學奧秘的重要手 段 [1]。 如何對信號進行實時采集、實時存儲，保證信號不丟失，以滿足工業(yè)現(xiàn)場的需要，一直是數(shù)據(jù)采集系統(tǒng)研究的一個重要方向。雖然這些數(shù)據(jù)采集器的功能無比強大，但是成本都較昂貴。 論文的組織結(jié)構(gòu)包括： 引言，介紹了課題背景，課題研究的目的和意義，并對現(xiàn)階段此研究的情況進行了分析。對于數(shù)據(jù)采集的對象則選取了系統(tǒng)內(nèi)部電壓值與外部溫度值。 6. FPGA 通過 I2C 總線能對 AD7416 進行模擬量的數(shù)據(jù)采集。 FPGA可以實現(xiàn)許多復雜的特殊功能邏輯，減小了部件數(shù)量，縮短了開發(fā)周期，并且在 FPGA中可以實現(xiàn)比微處理器更為復雜的邏輯功能，很多算法可以很容易地在 FPGA中實現(xiàn)。 AD7416 是 10 位， 5 通道的 ADC，采集精度為 ℃ 。具有與 68 系列或 80 系列相適配的 MPU接口功能，并有專用的指令集，可完成文本顯示或圖形顯示的功能。確定了設(shè)計方案并選擇了合適的器件。雙向數(shù)據(jù)串行總線。 5 A2 數(shù)字輸入。 OTI 為系統(tǒng)告警邏輯輸出。其原理圖如圖 所示。因而我們就必須了解SED1520 的指令代碼，并通過 FPGA 產(chǎn)生相應(yīng)的信號，實現(xiàn)與 SED1520 的通信。而且本次設(shè)計所使用的低成本 FPGA，具有數(shù)據(jù)掉電保存功能，即系統(tǒng)掉電以后，已下載到 FPGA 中的工程并不會丟失?？梢?RS232 接口標準采用的是負邏輯，其邏輯電平和 TTL 電平不一樣，不能兼容，所以必須進行電平轉(zhuǎn)換，在此選用的電平轉(zhuǎn)換芯片為 MAX3232，其電路圖如圖 所示： 圖 RS232 接口電路 9 供電電源電路設(shè)計 系統(tǒng)所需電源為 7V， 5V， 。并上電測試成功。描述語言的優(yōu)點是效率高，結(jié)果也容易仿真，信號觀察也較方便。 溫度控制模塊 系統(tǒng)所用溫度采集芯片是 AD7416。 （ 3） FPGA 檢測 AD7416 的響應(yīng)信號后，即通過“ write” 指令選擇其工作方式。 由上述的 5 各步驟不難看出，對于 AD7416 的控制，關(guān)鍵在于對響應(yīng)信號的檢測，以及對相應(yīng)信號做出相應(yīng)的應(yīng)答，即給出相應(yīng)的狀態(tài)字，控制傳感器狀態(tài)的變化。一根是數(shù)據(jù)線 SDA，另一根是時鐘線 SCL。起始和終止信號都是由主機發(fā)出的，在起始信號產(chǎn)生后，總線就處于被占用的狀態(tài)；在終止信號產(chǎn)生后，總線就處于空閑狀態(tài)。然后，從機釋放 SDA線，以允許主機產(chǎn)生終止信號跟隨一位應(yīng)答位（即一幀共有 9 位）。 A 表示應(yīng)答， A 表示非應(yīng)答（高電平）。根據(jù)已有的資料和自己不斷總結(jié)， 15 最終得到了實現(xiàn)目標要求的代碼。 ack_out : out std_logic。 data read from AD7416 I2C_OTI: in std_logic。此時進入轉(zhuǎn)換狀態(tài)，周期約為 100181。139。 END PROCESS?？刂?LCD 的輸出，從本質(zhì)上來講就是控制 SED1520 芯片。 LCD12232 是字符點陣液晶。因此在生成字模時，我們應(yīng)將待顯示字“取反”后，再生成。 （ 4）選中右半屏，發(fā)送數(shù)據(jù)給顯示寄存器 （ 5）設(shè)定刷新頻率，檢測數(shù)據(jù)更新，操作結(jié)束。 19 DB : OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。因此可以將需要的 UART 功能集成到 FPGA 內(nèi)部，而利用 VHDL 語言將 UART 的核心功能集成，不僅解決傳統(tǒng)芯片的缺點，也使整個設(shè)計更加緊湊、穩(wěn)定且可靠。 本系統(tǒng)與上位機通訊依靠 RS232 串行線，故不存在距離干擾通訊的問題。數(shù)據(jù)發(fā)送過程可以用 4 個狀態(tài)來實現(xiàn)，即空閑、加載、發(fā)送和發(fā)送完成，其中的空閑狀態(tài)就是 UART 內(nèi)核復位后的空閑狀態(tài)，和上面介紹的數(shù)據(jù)接收過程的空閑狀態(tài)一致。異步通訊方式規(guī)定了傳輸格式，都以相同的幀格式傳送。 COM_RECEIVE : IN STD_LOGIC。按照要求完成了 系統(tǒng)各個模塊的設(shè)計，包括：溫度控制模塊、 ADC0809 監(jiān)測電壓模塊、串口通信模塊 ,LCD 顯示等。并通過仿真來驗證我們在第三節(jié)所設(shè)計模塊的正確性。由此我們可以判斷，溫度控制模塊設(shè)計成功。將程序下載到開發(fā)板后發(fā)現(xiàn)，系統(tǒng)工作正常，可以正確顯示 ADC0809 所監(jiān)測的電壓值。 A0 低電平表示寫指令，高電平表示寫數(shù)據(jù)。 圖 UART 串行通信模塊 由于串口通信須借助串口調(diào)試工具進行調(diào)試，而非系統(tǒng)仿真，因此針對 UART 串口通信的仿真在此不做展示。綜合器綜合的結(jié)果如圖 所示。 在系統(tǒng)上電之前，要進行最基本的檢測，檢查是否存在有虛焊、電路等情況。經(jīng)過測試， FPGA 功能良好。將手貼近 AD7416，我們發(fā)現(xiàn)溫度會很快上升（通過 LED 監(jiān)測）。分析結(jié)果顯示，系統(tǒng)工作正常，采樣結(jié)果基本正確。 (3) FPGA 的配置方式使得系統(tǒng)軟件可以在線修改，這樣的好處就是可以對整個系統(tǒng)重新進行配置或者進行功能拓展，如果在將來有些需要增加的功能就不需要進行硬件方面的改動，只需要軟件修改即可。部分模塊的任務(wù)還需要進步的改善。在接下