soc分類及其技術(shù)發(fā)展趨勢(shì)-免費(fèi)閱讀
【正文】 我國(guó)應(yīng)優(yōu)先發(fā)展芯片設(shè)計(jì)業(yè) 。 目前的 SoC 技術(shù)發(fā)展主要在同種工藝層面上實(shí)現(xiàn)，以電子技術(shù)為主。所有這些都對(duì)計(jì)算機(jī) 體系結(jié)構(gòu)提出了更大挑戰(zhàn)。 SoC 的主要應(yīng)用領(lǐng)域有計(jì)算機(jī)、通信、消費(fèi)類電子、工控、交通運(yùn)輸?shù)?。 圖 4 CDI 分類模型圖 C（ CSA） D（ DSA） I（ ISA） 0 計(jì)算機(jī)學(xué)科提升 SoC 技術(shù)水平 馮 .諾依曼體系結(jié)構(gòu)（以程序和數(shù)據(jù)合一為特征）和數(shù)據(jù)流體系結(jié)構(gòu)（以程序和數(shù)據(jù)分離為特征）是計(jì)算機(jī)的主流體系結(jié)構(gòu) 。它可以是一個(gè) rPU（ reconfigurable Processing Unit）的陣列，通過(guò)所謂構(gòu)件（ Configuwave）來(lái)實(shí)現(xiàn) [10]，構(gòu)令流來(lái)自于構(gòu) 令存儲(chǔ)器 CM(reConfiguration Memory)，通過(guò)構(gòu)令管理器（ reConfiguration Manager）控制 rPU 陣列變化，按照數(shù)據(jù)流原理工作， CSoC 是其典型技術(shù)代表。 另一種是基于數(shù)據(jù)流計(jì)算的體系結(jié)構(gòu)，只控制單元的輸入 /輸出數(shù)據(jù)。 目前 SoC 總線架構(gòu)有很多種，如 IBM 公司的 CoreConnect、 ARM 的 AMBA、 Silicore 公司的 Wishbone、 MIPS技術(shù)公司 的 SOCit 和 CoreFram 等。 由于高度規(guī)整化，很容易獲得指令級(jí)平行 9 Design For Test 可測(cè)性設(shè)計(jì) 10 BuitIn Self Test 內(nèi)置式自測(cè) 11 靜態(tài)電流測(cè)試 12 Joint Test Action Group 13 enhanced JTAG 14 Input Vector Control 15 Basic Input Output System 基本輸入 /輸出系統(tǒng) 16 Board Support Package 板級(jí)支持包，是介于主板硬件和操作系統(tǒng)之間的一層 17 Processing Array Elements 18 Configuration Management 性和流水線效率。 新型電路實(shí)現(xiàn)技術(shù) 由于晶體管數(shù)急劇增加、芯片尺寸日益變小、密度不斷增大、 IP 核可重用頻度提高、低電壓、多時(shí)鐘、高頻率、高可測(cè)性、新型高難度封裝等要求的出現(xiàn)以及新工藝 /新設(shè)計(jì) 技術(shù)層出不窮，半導(dǎo)體工藝特征尺寸向深亞微米發(fā)展，要求 SoC 設(shè)計(jì)師不斷研究新工藝、新工具，研究關(guān)鍵電路架構(gòu)、時(shí)序收斂性、信號(hào)完整性、天線效應(yīng)等問(wèn)題。與此同時(shí)，靜態(tài)時(shí)序分析（ STA8） 日趨復(fù)雜、后端動(dòng)態(tài)仿真效率低下，對(duì)總體設(shè)計(jì)人員提出了嚴(yán)峻的挑戰(zhàn)。 IP 核應(yīng)有良好的開(kāi)發(fā)文檔和參考手冊(cè)，包括數(shù)據(jù)手冊(cè)、用戶使用指南、仿真和重用模型等，而兼容性是重要的因素。本文從計(jì)算機(jī)體系角度刻畫 SoC 總體架構(gòu)的分類，力求把握其發(fā)展規(guī)律，共同探討 SoC 學(xué)科的發(fā)展趨勢(shì)。 SoC 按實(shí)現(xiàn)技術(shù)可分為三類，一類是 CSoC3，當(dāng)前仍以學(xué)術(shù)研究機(jī)構(gòu)為主導(dǎo)，注重體系結(jié)構(gòu)探索性工作；另一 類是 SoPC4，以 FPGA5廠商和科研機(jī)構(gòu)為主導(dǎo)，適合多品種少批量產(chǎn)品開(kāi)發(fā)；第三類是 ASIC SoC，以微處理器和芯片設(shè)計(jì)公司為主導(dǎo)，追求良好的性價(jià)比，適合大批量規(guī)模生產(chǎn)；其它如 PSoC EPGA7均可歸入 SoPC 類。 SoC 可以充分利用已有的設(shè)計(jì)積累，顯著地提高 ASIC2的設(shè)計(jì)能力，縮小設(shè)計(jì)能力與 IC工藝能力的差距。半個(gè)多世紀(jì)以來(lái)，計(jì)算機(jī)發(fā)展主要經(jīng)歷了真空管 (1 代 )、晶體管 (2 代 )、集成電路 (3 代 )、 微處理器 (4 代 )等時(shí)代。據(jù)估計(jì)，到 2020 年銷售額將達(dá) 347 億美元，年增長(zhǎng)率超過(guò) 20%[2]。方舟與國(guó)芯走低功耗發(fā)展之路，北大走嵌入式發(fā)展之路，計(jì)算所走高性能系統(tǒng)集成發(fā)展之路。目前 SoC 開(kāi)發(fā)研制主要有基于平臺(tái)（包括自主構(gòu)建總體架構(gòu)）、基于核、基于合成等方法，不斷推出性能更好、擴(kuò)展性更強(qiáng)的總線規(guī)范，如 AXI 總線（ AMBA 總線升級(jí)）、 L*BUS 總線（中科院計(jì)算所）等。同時(shí)在協(xié)同驗(yàn)證環(huán)境中能夠及時(shí)發(fā)現(xiàn)軟硬件中所存在的致命問(wèn)題，避免在最后集成測(cè)試階段重新進(jìn)行軟硬件的調(diào)整。 低功耗設(shè)計(jì)技術(shù) 低功耗已經(jīng)成為與面積和性能同等重要的設(shè)計(jì)目標(biāo)，因此精確評(píng)估功耗也成為重要問(wèn)題。 XPP 是在一個(gè)以基于某種總線架構(gòu)的微處理器核為核心的 SoC 中嵌入可編程邏輯模塊，構(gòu)成可重構(gòu)的 SoC 平臺(tái)，如圖 1 所示。同時(shí)，新的調(diào)試技術(shù)也已不斷涌現(xiàn)出來(lái)，如 Xilinx 公司的片內(nèi)邏輯分析儀 Chip Scope ILA 就是一種價(jià)廉物美的片內(nèi)實(shí)時(shí)調(diào)試工具；而在應(yīng)對(duì)復(fù)雜設(shè)計(jì)方面，諸如 Xilinx 公司的 System Generator for DSP 就是一個(gè)利用可編程硬件邏輯實(shí)現(xiàn)數(shù)字信號(hào)處理算法的強(qiáng)大輔助工具。需要開(kāi)發(fā)者具有強(qiáng)大的計(jì)算機(jī)體系結(jié)構(gòu)背景知識(shí)，才能支持其得到快速發(fā)展。 PU陣列只有控制數(shù)據(jù)的功能，這也是流件（ FlowWare）的起源。 故有 S=I?D?C?1=16?4?4?1=255（種），亦即利用 CDI 分類模型可以描述 255 種 SoC 體系結(jié)構(gòu)，可以采用“ CDI”這種表示方式，如 SCMDSIMD 就表示 SoC 具有單構(gòu)件流、多數(shù)據(jù)流、單指令多數(shù)據(jù)的混合體系結(jié)構(gòu)。在總體性能評(píng)估和實(shí)現(xiàn)技術(shù)上，無(wú)不與計(jì)算機(jī)專業(yè)領(lǐng)域相關(guān) 。隨著數(shù)字化產(chǎn)品需求日益旺盛，對(duì)高端 SoC的需求日益迫切，如在音視頻、通信等領(lǐng)域，對(duì) SoC 提出了更高要求，需要雙核 、四核等多核集成。針對(duì)工業(yè)界的需求 SoC 設(shè)計(jì)人員在構(gòu)令流、指令流和數(shù)據(jù)流等體系結(jié)構(gòu)方面的深入
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1